Rambus、IPライセンス��業からメモリ������業へ拡�j
メモリのIPライセンスビジネスを�t開してきたRambusが、ファブレスとしてDRAMチップ販売ビジネスも�}�Xけることになった。最先端高�]DRAMとしてのDDR4��格に��じたDRAMおよびそれを搭載したメモリモジュールDIMM��メモリインターフェースチップをチップセットとして販売する。 [→��きを読む]
メモリ
Micron(旧エルピーダ)、モバイルDRAMでHynixに�`される
DRAMの単価が下がり、2015�Q��2四半期における世�cのDRAM売�幢Yは、�i四半期比4.8%��の114億ドルに下がる�k�機�参考�@料1）、モバイルDRAMは逆に同7.7%�\で成長している(参考�@料2)。このような調�h�T果をTrendForce傘下のDRAMeXchangeが発表した。トップ5社ランキングも掲載している(表1)。 [→��きを読む]
Samsungは48層256Gビット3次元NANDを量�凮始
8月4日に東��が48層積層の256Gビット3D NANDフラッシュの開発をアナウンスした矢先、Samsungは同じように48層の256Gビット3D NANDフラッシュの量��を始めたというニュースが飛び込んできた。�盜颯汽鵐織�ララで開かれたFlash Memory Summit 2015で��らかにしたもの。 [→��きを読む]
IntelとMicron、クロスポイント型不ｧ発性メモリをサンプル出荷へ
IntelとMicron technologyは共同で、DRAMとNANDフラッシュをつなぐ新型メモリを開発した(図1)。3D XPoint（スリーディークロスポントと�}ぶ）�\術と�@��けたこの不ｧ発性メモリは、ストレージクラスメモリである。NANDよりも3ケタ�]く、DRAMよりも10倍高密度で、NANDよりも書き換え�v数が1000倍�Hいという。 [→��きを読む]
SanDisk、書込みレイテンシ15µsと高�]のフラッシュストレージを出荷へ
![SanDisk、書込みレイテンシ15µsと高�]のフラッシュストレージを出荷へ](/assets_c/900px/150512-flashstorage.png "SanDisk、書込みレイテンシ15µsと高�]のフラッシュストレージを出荷へ")
書込みレイテンシが15µs、とストレージ����としては3ケタ高�]のフラッシュストレージ����(図1)をSanDiskが6月1日から出荷する。これまでの10〜20msというSSDと100nsというDRAMメモリとの間(メモリギャップ)を�mめることができる�屐▲好肇譟璽犬修里發里��]度を�f�屬欧垢襪海箸砲覆蠅修Δ澄� [→��きを読む]
SPIフォーラム「3次元実�△悗量O」が��した3D-ICの現実解
セミコンポータル主��のSPIフォーラム「3次元実�△悗量O」が3月25日、開��された(図1)。高集積化の�}段をこれまでの微細化だけではなく、�eに積み�屬欧��擬阿皺辰錣襪噺�て、企画した。システムから見た3D、ブームになりそうなFO-WLP、実際にメモリシステムを構成するHMC、など現実解は��実に進んでいる。 [→��きを読む]
3D-NANDの����発表相次ぐ
先週��、東��が3D-NANDの����を発表した翌日にMicron TechnologyとIntelのグループからも3D-NANDの発表があった。3D-NANDは3D-ICとは違い、モノリシックのSi内に�e�妓�にメモリを直�`接��した構�]で、リソグラフィを�H少緩くしても容量を�屬欧蕕譴襦�ただし、2グループの間で、3次元と言ってもメモリセル構�]に�jきな差があった。 [→��きを読む]
東��、ついに3D-NANDフラッシュを����化、BiCSを採��
東��が48層のNANDフラッシュメモリを3月26日からサンプル出荷すると発表した。128Gビットの����で2ビット/セル構�]を�eち、当社の3次元メモリBiCS�\術で�攵�する。これはモノリシックにメモリセルを�eに積み�屬欧��擬阿如△い錣罎�3D-ICとは違う。 [→��きを読む]
SSDより�]いフラッシュストレージをViolin Memoryが出荷
![SSDより�]いフラッシュストレージをViolin Memoryが出荷](/assets_c/900px/150319-violinflash.png "SSDより�]いフラッシュストレージをViolin Memoryが出荷")
NANDフラッシュを�j量に使う、フラッシュアレイストレージがこれまでハイエンドのティア0ストレージから、1次ストレージのティア1ストレージへと下位�t開を図ろうとしている。これはNANDフラッシュが今後、�j量に使われることを�T味する。これまでは�]度(レイテンシ)を優先するハイエンドのティア0レベルがメイン����だった。 [→��きを読む]
TSVを使った新型メモリHMCの詳細がまもなく��らかに
DRAMのデータレート（バンド幅）を1ピン当たりDDR4の8.5倍�]いHMC（Hybrid Memory Cube）の���Sが��らかになった。HMCは、TSV（Through Silicon Via）を使ってDRAMチップを�eに積み�屬欧�3D-ICの�k�|で、基地局やデータセンターなどに向け消�J電��を�屬欧困帽��]性を�uるRAMメモリである。詳細は3月25日に開��されるSPIフォーラム「3次元実�△悗量O」で��らかになる。 [→��きを読む]
<<�iのページ 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 | 21 次のページ »
