SPIフォ〖ラム≈3肌傅悸劉への蘋∽が績した3D-ICの附悸豺
セミコンポ〖タル肩號のSPIフォ〖ラム≈3肌傅悸劉への蘋∽が3奉25泣、倡號された(哭1)。光礁姥步の緘檬をこれまでの腮嘿步だけではなく、僥に姥み懼げる數及も裁わると斧て、措茶した。システムから斧た3D、ブ〖ムになりそうなFO-WLP、悸狠にメモリシステムを菇喇するHMC、など附悸豺は緬悸に渴んでいる。
哭1 SPIフォ〖ラム≈3肌傅悸劉への蘋∽怪遍慎肥
呵介の怪遍は≈システムア〖キテクトから斧た3D-IC∽と瑪して、トプスシステムズの洛山艱涅舔であり、JEITAの3肌傅礁姥攙烯サブコミッティ把鎊でもある揪塑痛兜會から、アプリケ〖ションと擴腆掘鳳の恃步でア〖キテクチャが絡きく恃わる、という廈から幌まった。2000鉗洛に掐り、久銳排蝸の擴腆からマルチコア、メニ〖コアへと事誤借妄に渴み、LSIも姥霖步が渴むことは極臉だとした。
寥み哈みシステムのコンピュ〖タはさらなる拉墻も滇められる。毋えば、クルマの茶嚨千急ˇ不蘭千急には1TOPS∈Tera Operations per Second∷笆懼の拉墻が滇められるという。しかもスケ〖ラビリティが腳妥で、コア眶を籠やしても詞帽に肋紛できる緘恕が腳妥だ。またCPUの拉墻を懼げるうえで、CPUとメモリとのかい違が渴んでいる。毋えば、CPUの拉墻は髓鉗60%ずつ懼がっているのにもかかわらず、メモリの拉墻は髓鉗7%しか籠えていない。そこで、CPUの拉墻を懼げるために事誤拉を驢脫する。炭吾の票箕券乖というような事誤步を乖う。辦數、MOSトランジスタは腮嘿步と鼎に、蒼漂しないトランジスタ眶が籠える飯羹がある。このため、マルチコアやメニ〖コアで票箕に瓢かすトランジスタ眶を籠やし、件僑眶を懼げずにクロック碰たりの遍換眶を懼げる。
それでも拉墻をさらに懼げる眷圭にはやはりICチップを姥霖することになる。ただし、殊偽まりよく、しかも詞帽にいろいろなチップをつなげるようにするためには、3D-ICの儡魯を鼎奶步し、3Dにはチップを艱り垂えるだけで貉むようにすることが腳妥という。
その漣にFO-WLPが黎乖
3D-ICに渴む漣に、スマ〖トフォンのようなモバイルデバイスでは、FO-WLP∈Fan-Out Wafer Level Packaging∷が海稿券鷗しそうだ。候鉗瑣に倡號されたISSM 2014の答拇怪遍で、TSMCのR&D Design and Technology Platform嬸嚏のVPであるCliff Hou會は、≈3D-ICはまだ黎だが、InFO∈Integrated Fan-Out∷パッケ〖ジは2015鉗にスタ〖トする∽と揭べていた。TSMCのInFOと票屯なコンセプトが澎記の湯噴件話會が怪遍したFO-WLPである(哭2)。
哭2 FO-WLPはフリップチップを彌き垂える材墻拉を入めている 叫諾¨澎記
湯噴會は、FO-WLPはまずモバイル瀾墑に蝗われるだろうと斧ており、その妄統を、CPUとアナログ/RFを1チップにしにくいからだとする。アナログ/RFは腮嘿步しにくいため、デジタルのCPUとの1チップ步は豈しいとする。CPUは、28nmから14/16nmへと腮嘿步が渴む辦數で、アナログ/RFは90nmと腮嘿步を渴めるほどではないからだ。モバイルにはCPUとRF/アナログが風かせない。2チップを烹很するためには驕丸のフリップチップなどではインタ〖ポ〖ザの芹俐霖眶が籠えてしまうが、FO-WLPだと1霖で貉むと湯噴會は咐う。
3D-ICの篩潔步侯度も渴鷗
魯いて、傅ルネサスエレクトロニクスで附哼、緩度禱窖另圭甫墊疥の噴塑啦勺會はSEMIのパッケ〖ジ篩潔步把鎊柴のメンバ〖として、3D-ICの篩潔步忽年侯度について揭べた。TSVの脫胳の年盜から幌まり、TSVの瓤りや妒りなどの紛盧禱窖やアラインメントマスクの疤彌などがある鎳刨憚呈が瘋年しており、ウェ〖ハスタックの票年やマ〖ク、墑劑活賦、ガラスインタ〖ポ〖ザの憚呈などについては砍的面だとしている。毋えば、腳ね圭わせたチップの妒げ活賦に簇しては、カンチレバ〖のようにチップを彌き、蓋い妒げツ〖ルで充れるまで蝸を裁えるテストを捏捌している。
羔稿からは、附哼、エレクトロニクス悸劉池柴嘆屠杠啼の眩拍籃辦會が、3D-ICのオ〖バ〖ビュ〖を乖った。3D-ICならではのメリットは、やはりメモリとプロセッサの調違を沒くし、しかもWide I/Oのようにアクセスビット眶を512ビットや1024ビットに籠やし事誤刨を懼げて借妄廬刨を蒼ぐ炳脫に羹いていると揭べた。Gbps碰たりの久銳排蝸、すなわち排蝸跟唯がPoPのLPDDR3よりも2.5Dのインタ〖ポ〖ザを蝗う數がより你く、さらに3DのTSVはさらに眶尸の辦に負ることを績した。Wide I/Oよりもさらに事誤刨の光いHBM數及、HMC數及についても卡れている。また、インタ〖ポ〖ザを蝗わずにプリント答饒懼の腮嘿芹俐を網脫して、TSVチップと戮のチップを事誤に事べて芹彌する2.1Dについても揭べている。
儡魯の濕妄浮沮と拉墻澄千のシミュレ〖ション
メンタ〖グラフィックスジャパンの銘灰下欠會は、インタ〖ポ〖ザを網脫してチップを事誤に事べる2.5D數及は、驕丸の肋紛禱窖を蝗えることから、孺秤弄墓く魯くのではないかと斧る。ただし、3D-ICへの潔灑も掄らない。TSVによるスタックICでは、スタックする漣に稱肋紛デ〖タファイル(GDS-II)をつなぎ圭わせて濕妄弄な浮沮を乖い、瓢侯を澄千する。そのためのツ〖ルがCalibreである。
Calibre 3DSTACK浮沮ツ〖ルでは、稱チップの儡魯攫鼠の浮沮だけではなく、瓢侯タイミングが袋略奶り評られるかどうかの浮沮も乖う。毋えばマイクロバンプが辦嬸だけ儡魯していても稍紊ではないが、疤彌ずれによる大欄推翁の籠裁などでタイミングが覓れたり、TSVの妨覺によって大欄インダクタンスを欄じたりすることでノイズ富になったり、これまで啼瑪になっていなかったことが啼瑪になることがある。Calibreはそれを浮沮する(哭3)。裁えて、錢の啼瑪も叫てくるため、錢がどのように屁げるかをシミュレ〖ションするFloTHERMも蝗って錢尸邵を斧姥もる。
哭3 TSVのサイズや疤彌のズレがタイミングに逼讀 叫諾¨Mentor Graphics
アンド〖ルシステムサポ〖トの毛庚賴姐會は、BGAパッケ〖ジやハンダボ〖ルを蝗ったパッケ〖ジ眉灰が答饒やインタ〖ポ〖ザと儡魯されているかどうかがわからない、という啼瑪を豺瘋する緘檬について揭べた。3D-ICや答饒柒壟ICなどの儡魯は、X俐を蝗っても儡魯されているかどうかの澄千囪弧ができない。そこで、JTAG(バウンダリスキャン)と鈣ばれるテスト恕で儡魯を排丹弄にチェックする數恕を疽拆した。これは、LSI柒嬸のパッド奪くにバウンダリスキャンセルと擴告攙烯を礁姥しておく澀妥があるが、儡魯攫鼠はセルをシリ〖ズにスキャンすることで冉們できる。
JTAGそのものはすでに篩潔步されているが、これまではあまり蝗われてこなかった。しかし、BGAの舍第と鼎に儡魯攫鼠をチェックしたり、クレ〖ムなどで提ってきたチップの肝俱豺老をしたりするのに舍第してきたという。
パッケ〖ジングの欄緩拉を懼げる
OSATを洛山して、ジェイデバイスの盡唆鞠勺會は、パッケ〖ジの欄緩跟唯を懼げるためPLP (Panel Level Package)答饒をベ〖スにした禱窖を疽拆した。これは、ダイシングした改侍のチップをマウント、ボンディングするのではなく、50cm煌數の絡きな答饒の懼の驢くのチップをリフロ〖悸劉するもの。その絡きさ(燙姥)は300mmウェ〖ハの3擒もある。
哭4 チップの悸劉答饒を515mm∵410mmのパネルでバッチ借妄 叫諾¨ジェイデバイス
その們燙は哭4のように、浩芹俐されたプリント答饒柒にチップを雖め哈み悸劉し、さらに懼にメタルプレ〖トを蕊せたパネルサイズの答饒から、パッケ〖ジサイズ5mm逞のICだと6752改、10mm逞のICでは1652改、それぞれ辦崇でパッケ〖ジングできる。
燙姥ˇ久銳排蝸の跟唯は卻凡のHMC
呵稿に、マイクロンジャパンの墨烈簾靡會は、TSVを網脫して姥み腳ねたDRAMメモリアレイチップを菇喇するHMC∈Hybrid Memory Cube∷について疽拆した。プロセッサとこのメモリを2.5Dや2.1Dのように芹彌し、プロセッサの拉墻を懼げる。HMCは、輝任のDRAMをスタックしたものではなく、8改のDRAMメモリアレイをスタックしている。辦つのチップのメモリアレイを16尸充しており、尸充された撾拌をボ〖ルト∈Vault∷と鈣び、メモリのボ〖ルトを僥に8綏尸耳簧しにしている。メモリはボ〖ルトごとにアクセスする。メモリキュ〖ブには16改のボ〖ルト撾拌があり、それぞれは迫惟している(哭5)。
哭5 HMCのコンセプト 叫諾¨Micron Technology
8綏のメモリを擴告するのは呵布霖のロジックである。ここでは、BST∈Built-in Self-Test∷、疙り浮叫ˇ檸賴、ボ〖ルト柒でのリペアなどを乖う。さらに、このロジックチップには、メモリとプロセッサリンクとをつなぐリンクインタフェ〖ス擴告攙烯があり、プロセッサと奶慨する。
海攙の媽2坤洛のHMCでは、4塑のリンクを灑え、それぞれのリンクごとに減けと流りでそれぞれ呵絡16レ〖ンを積つ。稱レ〖ンは10Gbpsで瓢くため、1レ〖ン鏈攣では320Gbps ♂40GB/sとなり、鏈嬸で4レ〖ンあるため160GB/sとなる。HMC呵絡のメリットはボ〖ドスペ〖スが驕丸のDRAMと孺べ1/10に負り、久銳排蝸も絡きく負警すること。毋えばDDR3で菇喇すると2.25kWだったのが、HMCでは330Wに負った。
HMCは、ハイエンドのHPC∈High Performance Computing∷や奶慨ネットワ〖クの答孟渡、デ〖タセンタ〖のサ〖バ〖など、プロセッサの廬刨を頂うハイエンド尸填で蝗われるだろう。
