» セミコンポータルによる分析 » �\術分析
��(sh━)Micron Technologyが1β nmプロセスノードで���]した64GビットのDDR5x-DRAMのサンプル出荷を開始した。Micronが述べる1β nmプロセスノードは、13nm以下のプロセスノードだという。12〜13nmとの見��(sh┫)もある。リソグラフィパターニングの実現には、�]浸マルチパターンニングを��いており、EUVは��いていない。���]はまず東広��工場で行う。 [→��きを読む]
IBMは、�@��CPUに代わってデ��ープラーニング専��の学�{と推�bを行うAIチップAIU（Artificial Intelligence Unit）を開発した。画�鞠Ъ韻�ら�O��言語処理までAIのワークフローを実行し、�H数のフォーマットをサポートする専��のAIチップである。32個のプロセッサコアを�eち、5nmプロセスノードで���]されており、230億トランジスタを集積している。 [→��きを読む]
日�{(l│n)紡マイクロデバイスは、ドップラーレーダーを�W(w┌ng)��した人感センサを開発、検出エリアを水平・��(k┫)直とも��来の3倍広げた人感センサモジュールを?y┐n)���化した。ドップラーレーダーは動く����を検出する。歩行�vや�O転�Zクルマなど動く����を暗闇や濃��や吹雪、高�a(b┳)・低�a(b┳)の厳しい環境下でも検出する。サイズはわずか17.2mm×25mm×3mm。 [→��きを読む]
Intelが��13世代と�}ぶ新型CoreプロセッサRaptor Lakeを9月中旬のInnovation Dayで発表したが、このほど国内でもその詳細を��らかにした。プロセス的にはIntel7とSuperfin�\術を使い、昨�Q発表した��12世代Core CPUと比べ電��効率を�j(lu┛)幅に�屬押�同じ性�Δ覆蘊嫡J電��を1/4に削��(f┫)、同じ電��なら性�Δ�37%�屬欧�。 [→��きを読む]
Armは、クラウドサービス企業向けのデータセンターやスーパーコンピュータなど�j(lu┛)量のCPUやGPUを使うコンピューティングのインフラに向けたネットワークプロセッサDPUを今後�Pばしていくことを��らかにした。データを�‘亜�処理するためのDPUプロセッサであるNeoverseのロードマップを�Wき、性�νダ�、消�J電��優先、中間のミッドレンジへと拡�j(lu┛)していく（図1）。 [→��きを読む]
Mott���，扉}ばれる、金�錣叛箟���との変化を�W(w┌ng)��したメモリであるCeRAM（参考�@料1）のデバイス研�|が�k歩進んだ。このメモリは、���ゞ����┣��颪���性を�擇�し、高�B(ni┌o)�^か低�B(ni┌o)�^かの�X(ju└)��を作り出し、1と0に�官�させている。300mmウェーハ�屬縫瓮皀螢札襪鮑遒蟒个�、その動作を確認した。 [→��きを読む]
TSMCが8月30日に��湾でTechnology Symposiumを開��(h┐o)した後、今�vは3�Qぶりに日本に立ち寄りその��(ch┘)�Sを紹介、N2プロセスノードまでのロードマップを��(j┤)した。ただ、1次元的な微細化�∨，呂發呂篩T味がなく、TSMCは1次元的なスケーリングから2次元的な�C積スケーリングへとシフトしてきている。同社ビジネス開発のシニアVP、Kevin Zhang��(hu━)（図1）に同社の戦�Sを聞く。なお、9月28日に開��(h┐o)予定のセミコンポータル会�^限定Free Webinarは「TSMC研�|」がテーマである。 [→��きを読む]
![Micronの232層NANDフラッシュは1Tビットの高集積+2.4GB/sの高�]化](/assets_c/900px/220729-micron232layers.png "Micronの232層NANDフラッシュは1Tビットの高集積+2.4GB/sの高�]化")
Micron Technologyがこれまで最�Hのセル層数である232層の3D-NANDフラッシュメモリを開発（図1）、それを搭載したCrucialブランドのSSDのサンプル出荷を限定ユーザー向けに始めた（参考�@料1）。量��は2022�Q��になる見込みだ。232層と3ビット/セル�\術でNANDフラッシュは1Tビットのチップと2Tバイトのパッケージ容量を実現できるという。 [→��きを読む]
Infineonは7月マイコンセミナーを開��(h┐o)、��来のXMCマイコンに加え、�A収したCypressのpSoC、それ以�iの旧富士通�UのFMシリーズマイコンを融合・拡張性を�eつ新マイコンを開発していることを��らかにした。��てArm Cortex-MシリーズのCPUコアを?y┐n)△┐討い襪燭�、比較的融合させやすく�?社の��長を集積したものになりそうだ。 [→��きを読む]
3nmプロセスを巡ってTSMCとSamsungが�\術を��っている。TSMCは、6月に��(sh━)国で開いたTechnology Symposiumで3nmプロセスノードのN3およびN3EのFinFET�\術と、2nmノードのN2プロセスを発表した。SamsungはGAA（ゲートオールアラウンド）構�]の3nmプロセスノードでチップ�攵�を始めたと発表した。 [→��きを読む]
<<�iのページ 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 次のページ »
