Micron、1β nmノ〖ドの64GビットのDDR5x-DRAMをサンプル叫操
勢Micron Technologyが1β nmプロセスノ〖ドで瀾隴した64GビットのDDR5x-DRAMのサンプル叫操を倡幌した。Micronが揭べる1β nmプロセスノ〖ドは、13nm笆布のプロセスノ〖ドだという。12×13nmとの斧數もある。リソグラフィパタ〖ニングの悸附には、閉炕マルチパタ〖ンニングを脫いており、EUVは脫いていない。瀾隴はまず澎弓噴供眷で乖う。
哭1 Micron、1β nmノ〖ドの64GビットDDR5x-DRAMをサンプル叫操 叫諾¨Micron Technology
これまでDRAMやNANDフラッシュなどのメモリは、ファウンドリとは佰なるデザインル〖ルを脫いている。20nm笆布になると、19nmから15×16nmに畔り、1x nm、1y nm、1z nmと警しずつ癸みながら腮嘿步を渴めてきた。その黎は、1α nm、1β nm、1ɤ nmとさらに癸んできたため、Micronのオンライン柴斧で劑啼してみたところ、13nm笆布だと批えていた。ただし、このプロセスノ〖ドの潰恕はどこの潰恕を回しているのかは湯らかにしていない。
また、NANDフラッシュがセル嬸尸を3肌傅∈3D∷步によって、僥數羹に姥み籠すことによって淡脖推翁を籠やしてきた。これに灤して、DRAMもNANDフラッシュと票屯、メモリセルを3D步することで悸附している。DRAMセルは、スイッチング脫の辦つのトランジスタにキャパシタセルを肋けているが、このセルの侯り數が邊披房のシリンダ〖となっているようだ。この馮蔡、哭2で斧るように、CMOS under Capacitorとなっている。
哭2 1β nmプロセスの16Gb LPDDR5X DRAM 叫諾¨Micron Technology
このほど倡券した1β nmプロセスノ〖ドのDRAMは、泣塑の澎弓噴供眷で欄緩し、肌に駱涎で翁緩するという。部がMicronの潑墓かという劑啼に灤しては、コスト猴負恕や礁姥刨、メモリセルのシュリンクなどの禱窖でリ〖ドしていること、と票家DRAMプロセスインテグレ〖ション么碰バイスプレジデントのThy Tran會は批えている。糠倡券のDRAMは、1坤洛漣の1α nmプロセスノ〖ドの瀾墑と孺べ、排蝸跟唯は15%羹懼し、ビット泰刨は35%笆懼籠えた。排蝸跟唯を懼げるため、瓢弄に排暗と件僑眶をスケ〖リングする數恕∈Dynamic Voltage Frequency Scaling∷を脫いた。この馮蔡、3200Mbpsまでサポ〖トするという。
これまで閉炕のArFマルチパタ〖ニングを蝗ったリソグラフィ禱窖を渴めてきたが、EUVの蝗脫に灤しては、EUV禱窖が喇較する箕袋だろうと斧ており、恫らく1ɤ nm笆布のプロセスノ〖ドになる孩だと蛔う、と斧ている。
また、この黎1α nmプロセス瀾墑に灤して1β nm瀾墑はいつ孩肩萎になるかという劑啼に灤して、見惦覺斗によって恃わるだろうと揭べている。つまり、沒袋弄にはDRAMのユ〖ザ〖や萎奶の哼桿が籠えているため、それらの拇臘が乖われた稿に、1β nm瀾墑は頂凌蝸を積つことになり、1α nmプロセス瀾墑と蛤洛することになると斧ている。
これほど絡推翁のDRAMの脫龐は驕丸のモバイル脫龐やパソコン、極瓢賈に裁え、デ〖タセンタ〖脫龐だろうと揭べている。デ〖タセンタ〖脫龐では、CPUの件りに芹彌するHBM∈High Bandwidth Memory∷やグラフィックス脫のメモリとしても蝗う。
