クルマ��レーダーのインテリジェント版でRF�v路と信��(gu┤)処理演�Q��のCMOS�v路をモノリシックに集積した1チップレーダー（図1）をオランダNXP Semiconductorが開発した。これまでの2チップから1チップソリューションになったことでシステムコストが下がり、リアやコーナーにも搭載可�Δ砲覆�。これまで�Z載レーダーは�i��(sh┫)の200m〜300m先などを検出していた。 [→��きを読む]
高周�S�R定�_(d│)で定�hのあるKeysight Technologiesが、セルラー通信��格6Gのイメージを��らかにした。Hewlett-Packardをルーツに�eつ同社は、マイクロ�Sやミリ�Sの��高周�Sデバイスの�R定�_(d│)メーカーとして長�Qの実績があり、��最先端デバイスを開発してきた。�R定すべきデバイスよりも高性�Δ淵妊丱ぅ垢鮖箸錣覆韻譴弍R定できないからだ。そのKeysightが6Gに�瓦靴討匹里茲Δ淵ぅ瓠璽犬魴eつのか、その戦�Sを聞いた。 [→��きを読む]
Intelがようやくコード�@「Sapphire Rapids」のCPUを��4世代のXeonスケーラブルプロセッサとして量��にこぎつけた。4個のCPUダイをEMIB（Embedded Multi-die Interconnect Bridge）で接��したXeonスケーラブルCPUに加え、ICパッケージ内にHBMメモリを集積したXeon CPU MAXシリーズとGPU MAXシリーズ（コード�@Ponte Vecchio）も同時に発表した。 [→��きを読む]
2023�QはフリーのIPコアのRISC-Vが本格的に立ち�屬�りそうだ。�W(w┌ng)��する�x場が開けつつあり、ソフトウエア開発のエコシステムが拡�j(lu┛)している。25�Qには624億個のLSIチップにCPUコアとして集積されるとの見通しがある。22�Q暮れに来日した�櫂�リフォルニア�j(lu┛)学バークレイ�鬚�Krste Asanovic教�b（図1）は、「RISC-Vは性�Δ覆匹�少し良い��度ではなく、けた違いに良い」という。 [→��きを読む]
ムーアの法�А△垢覆錣曽γ�の半導������に集積されるトランジスタの数は2�Qごとに倍�\する、という経済法�Г�、�里泙襪海箸��瑤蕕覆�。微細化は�VまっているもののDTCOによって3次元化で集積度を高める�\術は��いているからだ。ベルギーの半導��研�|所imecは、��(j┤ng)来に�△�STCO（System Technology Co-Optimization）を提唱し、CMOSのスケーリングがさらに��く�O筋を��した。 [→��きを読む]
クラウドサービス企業の寡��化が進んでいる。2022�Q��3四半期（3Q）におけるクラウド�x場シェアは、最�j(lu┛)�}のAWS（Amazon Web Service）を始め�岼�3社が66%を��めている。AWSがシェア34%でトップ、2位MicrosoftはAzureと�}ぶプラットフォームで21%と�{い�屬欧討�り、Googleも11%と3位をキープしている。1�Q�iは3社の合��シェアは61%だった。 [→��きを読む]
IBMは、�@��CPUに代わってデ��ープラーニング専��の学�{と推�bを行うAIチップAIU（Artificial Intelligence Unit）を開発した。画�鞠Ъ韻�ら�O��言語処理までAIのワークフローを実行し、�H数のフォーマットをサポートする専��のAIチップである。32個のプロセッサコアを�eち、5nmプロセスノードで���]されており、230億トランジスタを集積している。 [→��きを読む]
日�{(l│n)紡マイクロデバイスは、ドップラーレーダーを�W(w┌ng)��した人感センサを開発、検出エリアを水平・�貭召箸碣�来の3倍広げた人感センサモジュールを?y┐n)���化した。ドップラーレーダーは動く����を検出する。歩行�vや�O転�Zクルマなど動く����を暗闇や濃��や吹雪、高�a(b┳)・低�a(b┳)の厳しい環境下でも検出する。サイズはわずか17.2mm×25mm×3mm。 [→��きを読む]
Intelが��13世代と�}ぶ新型CoreプロセッサRaptor Lakeを9月中旬のInnovation Dayで発表したが、このほど国内でもその詳細を��らかにした。プロセス的にはIntel7とSuperfin�\術を使い、昨�Q発表した��12世代Core CPUと比べ電��効率を�j(lu┛)幅に�屬押�同じ性�Δ覆蘊嫡J電��を1/4に削��(f┫)、同じ電��なら性�Δ�37%�屬欧�。 [→��きを読む]
Armは、クラウドサービス企業向けのデータセンターやスーパーコンピュータなど�j(lu┛)量のCPUやGPUを使うコンピューティングのインフラに向けたネットワークプロセッサDPUを今後�Pばしていくことを��らかにした。データを�‘亜�処理するためのDPUプロセッサであるNeoverseのロードマップを�Wき、性�νダ�、消�J電��優先、中間のミッドレンジへと拡�j(lu┛)していく（図1）。 [→��きを読む]
<<�iのページ 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 次のページ »
