図1　モバイルコンピューティングに��要なIPコアをセットで提供　出�Z：Arm

ArmがCPUとGPUをセットにしたTCS23は、実は昨�QTCS22として発表していたチップセットの後�M機�|で、CPU、GPUとも性�Δ箴嫡J電��をTCS22よりも改��したもの。CPUコアとGPUコアをセットにしてライセンス販売するため、SoCやアプリケーションプロセッサを設��するユーザーにとっては、�}間が��る。1�Q�iのTC22に採��したグラフィックプロセッサImmortalis G715はMediaTekのスマホ��アプリケーションプロセッサ「Dimensity 9200」に採��されている。

今�vのTCS23では、CPUにはArm Cortex-X4というマイクロアーキテクチャをカスタム化できるCortex-Xシリーズの最新版を含めている。�v路的にもゲートサイズで10%��度�\やしながらも性�Δ��i世代のCortex-X3よりも15%性�Δ鮓��屬気察⊂嫡J電��を40%削��した（図2）。さらにこれまでの�@��・高性��CPUコアのCortex-A720と低消�J電��に向いたCortex-A520も提供する。

図2　CPUを3�|類とそれらをコヒーレントな共�~メモリでつなぐDSU�v路も提供する　出�Z：Arm

これらのCPUコアをうまく組み合わせると、もともとのbig.LITTLEアーキテクチャ、すなわち性�Δ���要なブラウジング作業ではCortex-A720を、ブラウザを見ている�X��では低消�J電��のCortex-A520を中心に動作させることで、無�Gな消�J電��を��らすことができる。この2�|類のCPUコアを使うbig.LITTLEアーキテクチャと�瑤榛膿靴離灰鵐團紂璽謄�ング�\術はIntelやAMDなどのCPUにも使われている。今�vはさらにカスタム化するCortex-X4も搭載したことで、性�Αε杜�効率の高いSoCを作りやすくなった。

�Q�|のCPUコアをつないでもキャッシュメモリが共�~されていなければ演�Q�]度が��くなる恐れがあるため、CPUコアがL3キャッシュメモリを共�~するための�v路DSU-120（DynamIQ Shared Unit 120）も提供し、キャッシュミスやメモリ探索にかかる時間を�]縮できるようにした。DSU-120では最�j(lu┛)12個のCPUコアをサポートしている。��にCortex-X4は�j(lu┛)量のL3キャッシュを消�JするためDSU-120を開発した。

グラフィックコアとしてはMaliシリーズをさらに高機�Δ砲靴�Immortalis G720も�i����よりも電��効率を14%向�屬気察�絵を�Wく際の影の��け��(sh┫)の�k�|であるDVS（Deffered Vertex Shading）と�}ばれる�\術を導入している。これにより、これまで以�屬縫侫�トリアリスティックな絵を�Wけるようになった。G720の性�Δ��i����に比べ15%向�屬掘▲瓮皀螢丱鵐鰭�の使��を40%��らした。

今�vのTCS23は、TSMCのN3Eプロセス（3nm相当のプロセス）で���]され、すでにテープアウトした段階だとしている。