Qualcommが腕時��型モバイル端��を今�Q4Qに発売
Qualcommは、スマートフォンと連携する腕時��型デバイス「Toq」を今�Qの��4四半期(10〜12月)に発売する。実際に販売するのは100%子会社のQualcomm Connected Experiences社であり、この腕時��型スマートウォッチにはQualcommの子会社の連携�\術が詰まっている。 [→��きを読む]
�\術分析
» セミコンポータルによる分析 » �\術分析
ソフトウエアだけでカメラの�}ぶれ����を実現した、CEVAのIPコア
DSPコアの開発メーカーであるCEVA（シーバ）社が�}ぶれ����機�Δ溌�解�偽\術のアルゴリズムを開発、それらを�rり込んだIPを商��化した。スマートフォンのように薄く小型のカメラには搭載が�Mしい�}ぶれ防�V機�Δ鬟愁侫肇Ε┘△納存修垢�。 [→��きを読む]
銅の5倍の�X伝導性を�eつ合成ダイヤ薄膜で、日本�x場狙うElement Six社
英国の工業��ダイヤモンド材料メーカーであるElement Six Technologies社が日本での��動を本格化させている。これまで工業��のダイヤモンド砥��やパウダーなど�駘�的に�wいという��長を�擇�し機械的な作業の分野に�R��していたが、エレクトロニクスにも��を入れ始めた。�X伝導の良さに�R�`している。 [→��きを読む]
Keithley、タッチパネル�擬阿諒９�DC�R定�_SMUを発売
絶縁��や半導��pn接合の微小なリーク電流�R定�_で定�hのあるKeithley Instrumentsが、使い�M�}を格段に向�屬気�、���R時間を�j幅に�]縮した�R定�_SMU（Source Measurement Unit）を61万��で発売した。SMUは電圧源、電流源を内�鼎轡�ーブトレーサやデジタルマルチメータの機�Δ魴eつDC�R定�_。同社がTektronixと経営統合し、シナジー効果を発ｧした����だ。 [→��きを読む]
TowerJazz、デザインセンターを社内に��きサポートの充実図る
イスラエルに本社を��くファウンドリメーカーのTowerJazzがこのほど、日本国内にもデザインセンターを充実させることを��らかにした。これは、同社CEOのRussel Ellwanger��が7月下旬に開かれたTowerJazz Technical Global Symposiumで述べたもの。 [→��きを読む]
コスト的にもSiに�Mてるメド、TransphormのGaNパワートランジスタ
Si IGBTやパワーMOSFETの性�Δ鬯�える、SiCやGaNといった高�a半導��トランジスタが期待されながら�jきく成長していけない最�jの問��はコスト。SiCはSiよりも10倍も高い。Siのパワートランジスタは���]プロセスがSiCやGaNに比べて完成しており、��来の設�△�使え、低コストである。化合�馮焼���はどうやってコストの壁を突破するか、その�kつのアイデアをTransphorm（トランスフォーム）社が提案した。 [→��きを読む]
フリースケール、次世代�W��システムを実�◆�Super GTレースでテスト
フリースケール・セミコンダクタ・ジャパンが�x販�Zのカーレース、Super GTに参戦する。ADAS（Advanced Driver Assist System：次世代ドライバー�мqシステム）を実際のレースでテストしてみるのがその�`的だ。�]度やエンジン�v転数などの�Z両情報、クルマの�i後左��の周辺情報、そしてドライバーの����情報を、同期をとりながら�D�uしていく。 [→��きを読む]
SuVolta社、富士通に��き、ARM、UMCとも契約、成長企業へ踏み出す
MOSトランジスタのゲートしきい電圧Vthのバラつきを本��的に��らす�\術企業のSuVolta（スボルタ）社。このほど、ARMコアで高性�Αδ秕嫡J電��を実証、さらにUMCと28nmプロセスを共同開発することを発表した。この�\術は、Vthバラつきを小さくできるため、電源電圧を下げ、消�J電��を削��できる。 [→��きを読む]
Infineonのパワー半導��、新パッケージ�\術で差を��ける
パワー半導��に��を入れているInfineon Technologiesは、そのプロセス工場で300mmウェーハの�攵�を始めたが、パッケージに関しても新しいコンセプトを次々と�]ち出している。例えば、ボンディングワイヤーを使わずにCuピラーを��いて、パワートランジスタとドライバトランジスタの�v路を接��するというマルチチップパワーパッケージ�\術を、7月17〜19日東�Bで開��されたTechno Frontier2013で�o開した。 [→��きを読む]
Xilinx、UltraScaleアーキテクチャで�j��模FPGAの配線、クロック分配を刷新
Xilinxは、20nmルールのLSIを早くもテープアウトした。デザインルールが20nmと微細化すると、集積できる�v路が膨�jになるため、アーキテクチャを根本的に見直し、UltraScaleと�@��けた(図1)。CLB（Configurable Logic Block）周りの配線や、DSPブロック、クロック分配などを最適化した。 [→��きを読む]
<<�iのページ 48 | 49 | 50 | 51 | 52 | 53 | 54 | 55 | 56 | 57 次のページ »
