剩眶のエンジニアが票箕に攙烯哭掐蝸できるミクストシグナル肋紛ツ〖ル
勢メンタ〖ˇグラフィックス∈Mentor Graphics∷家は、アナログとミクストシグナル脫の肋紛ツ〖ルであるPyxisを券山した。これは驕丸票家がICStationという嘆疚で瀾墑步していたアナログ肋紛ツ〖ルを猖紊、攙烯のカスタマイズを詞帽にできるようにし木囪弄なGUIに侖えたもの。 [ⅹ魯きを粕む]
禱窖尸老
» セミコンポ〖タルによる尸老 » 禱窖尸老
話嫂排怠はいかにして光跟唯のインバ〖タを肋紛したか×SPIフォ〖ラムから
話嫂排怠のパワ〖コンディショナは、ライバルが辦謄彌くほどの拉墻を績しているが、SPIフォ〖ラム≈閡巢に動い排蝸討を謄回して×肌坤洛グリッドの玲袋悸附へ∽∈徊雇獲瘟1∷の面で、票家はその禱窖コンセプトを湯らかにした。 [ⅹ魯きを粕む]
スマホやタブレットの糠怠墻納裁をFPGAでサポ〖トするシリコンブル〖
≈アップルは2007鉗に呵介のiPhoneを叫した稿2011鉗のiPhone5まで5怠鹼しか叫してこなかったのに灤して、サムスンは16怠鹼ものスマホを券山した。これほど驢屯な睛墑倡券に灤炳するにはFPGAしかない∽。こう胳るのは勢FPGAベンチャ〖のシリコンブル〖∈Silicon Blue∷家ソリュ〖ションマ〖ケティング么碰VPのDenny Steele會。 [ⅹ魯きを粕む]
剩眶の件僑眶掠ˇプロトコルが鼎賂する炳脫がトレンドとなるワイヤレス禱窖
LTE箕洛には、3GやHSPA∈high speed packet access∷、などさまざまな奶慨數(shù)及が鼎賂することがはっきりしてきた。7奉5泣×6泣、パシフィコ玻賞で倡かれたWTP∈Wireless Technology Park∷では、KDDI甫墊疥が數(shù)及の佰なる痰俐奶慨の面から呵努な數(shù)及を聯(lián)ぶコグニティブ痰俐をさらに券鷗させ、デ〖タレ〖トを猖簾する活みをはじめ、さまざまな奶慨數(shù)及や件僑眶掠が鼎賂する茨董での痰俐禱窖が糠しいトレンドとなってきた。 [ⅹ魯きを粕む]
ルネサスがSiウェ〖ハ懼に妨喇したGaNのRFパワ〖アンプをサンプル叫操
ルネサスエレクトロニクスは、Siウェ〖ハ懼にGaN泅遂を喇墓させたRF∈光件僑∷パワ〖トランジスタを倡券、輝眷へ流りこんだ。GaNのFETは驕丸RFで蝗われてきたGaAsFETと孺べ、流慨叫蝸を擒籠できる(徊雇獲瘟1)。 [ⅹ魯きを粕む]
駱涎TSMCが28nmのデザインキットを路える、14瀾墑をテ〖プアウト窗位
駱涎のファウンドリTSMCが28nmプロセス羹けのデザインツ〖ルキットを券山、その拒嘿を湯らかにした。28nm肋紛というArFレ〖ザ〖僑墓のおよそ1/7しかないような腮嘿な潰恕で染瞥攣ICを侯るとなると、肋紛哭をいかに悸濕のレジストパタ〖ンに奪づけられるか、が絡啼瑪となる。それを豺瘋するDFM∈design for manufacturing∷は、介袋のパタ〖ンや排丹潑拉だけではなく、慨完拉徒盧までも乖う。 [ⅹ魯きを粕む]
FPGAの你コスト禱窖、箕尸充3肌傅デバイスの勢Tabulaが泣塑オフィスを倡肋
Xilinx(ザイリンクス)のFPGA、Vertexシリ〖ズを回帶、3肌傅メモリ〖のMatrix Semiconductor∈San Diskが2005鉗に傾箭∷のCEOを壇め、匙糠弄なデザインで嘆をはせたメモリ〖メ〖カ〖のMostek家でスマ〖ト(腑い)エンジニアと鈣ばれた、Dennis Segers會唯いる勢Tabula家(徊雇獲瘟1)が泣塑オフィスを倡肋した。 [ⅹ魯きを粕む]
インホイ〖ルモ〖タEVは泣緩リ〖フと票じ排糜推翁で1.6擒の掛魯調違を茫喇
排丹極瓢賈∈EV∷の賈嗚ごとにモ〖タを艱り燒け、そのモ〖タで額瓢する≈インホイ〖ルモ〖タ數(shù)及∽がEVの點き疥であった掛魯調違を墓くできることを、クルマを活侯したシムドライブ家が悸沮した。票家は紡劓盜轎絡池兜鑒の藍垮估會がこの數(shù)及のEVの玲袋悸附のために、ベネッセホ〖ルディングス柴墓の省紳辶辦蝦會らと鼎に肋惟した甫墊倡券柴家。 [ⅹ魯きを粕む]
NXP、カ〖エレクトロニクスの痰俐禱窖に廟蝸し靳」にシェア羹懼につなげる
オランダのNXP Semiconductor家は、カ〖ラジオやカ〖ステレオなどのカ〖エンタ〖テインメントや賈很ネットワ〖クなど光件僑痰俐禱窖でカ〖エレクトロニクス尸填を凱ばしてきた。これまでの極瓢賈の痰俐禱窖をさらに欄かし、クルマ票晃の奶慨や、クルマと毀渺の痰俐怠達との粗の奶慨などを動步するコネクテッドモビリティと鈣ぶ奶慨に蝸を掐れ幌めた。 [ⅹ魯きを粕む]
SpringSoft家、FPGAボ〖ド浮沮のデバッグ侯度を材渾步するツ〖ルを瀾墑步
駱涎をベ〖スにするEDAベンダ〖のSpringSoft家は、FPGAでロジックを寥んだ覺輪でRTLレベルのデバッグを玲くするための浮沮ツ〖ル、ProtoLink Probe Visualizerを券山した。デバッグにかかる箕粗を染負できるとしている。 [ⅹ魯きを粕む]
<<漣のペ〖ジ 61 | 62 | 63 | 64 | 65 | 66 | 67 | 68 | 69 | 70 肌のペ〖ジ »
