» セミコンポータルによる分析 » �\術分析 » �\術分析（デバイス設��& FPD）
EDAの�Y��化を進めている�盜颪涼���Accelleraと、C言語ベースのVLSI設��ツールを�Y��化しようとする団��OSCI（Open SystemC Initiative）が2011�Q12月に合��した。高集積のVLSIを低コスト・�]納期で設��するために�Y��化は�Lかせない。国際�Y��化のやり�気鬚海領磴脳匆陲靴茲�。日�欖屬�Skypeインタビューした。 [→��きを読む]
EDAの動向が統合化に向かっている。LSI検証ツールを扱っている��Calypto社は、LSIを�R��みやすいC言語で設��するツールであるCatapult C Synthesisを��Mentor Graphics社から�A収、C言語設��と検証工��をつなげるようにした。Mentor GraphicsはリアルタイムOSに消�J電��削��機�Δ鯏觝椶靴覆�らもコード効率を高めた新OSのNucleusを発表した。��National Instrumentsに�A収されたRFシミュレータ��AWRはLabVIEWとのリンクをスムースに進めている。いずれもユーザーにとって使いやすくする。 [→��きを読む]
��EDAベンダーであるメンターグラフィックスが組み込み�Uのソフトウエアに��を入れている。2010�Q11月に組み込みソフトウエア開発ツールベンダーのCodeSourcery社を�A収して傘下に収めた。このほど富士通はCodeSourceryが�eっていた開発ツールSourcery CodeBenchをFM3 Cortex-M3マイクロコントローラの組み込み開発に採��したことを発表した。 [→��きを読む]
半導��デバイスの電気的��性を�Rる�R定�_は、その半導��の�eつ��性よりもより高�]、より高周�S、より低ノイズ、より�j電流、より高電圧、といった性�Δ�要求される。�j電��のパワーデバイスの�R定�_も同様だ。���R�_メーカー�j�}の�櫂謄�トロニクス社が主��したセミナーでSiC MOSFETパワーデバイスの現�Xをロームが��らかにした。 [→��きを読む]
半導��ビジネスにソフトウエアの比率が高まってくるにつれ、ソフトウエアプログラムにつきもののバグが頭痛の�|になる。これまでバグを���Eするツールは見つけて除去するだけで、他にも�遒鵑任い覯���性はあった。もし、バグがないことを証��してくれたら、SoCの設��時間がぐんと�]くなる。この夢を実現してくれるソフトウエアツールが普及の兆しを見せている。 [→��きを読む]
�櫂瓮鵐拭次Ε哀薀侫�ックス（Mentor Graphics）社は、アナログとミクストシグナル��の設��ツールであるPyxisを発表した。これは��来同社がICStationという�@称で����化していたアナログ設��ツールを改良、�v路のカスタマイズを�~単にできるようにし直�菘�なGUIに��えたもの。 [→��きを読む]
��湾のファウンドリTSMCが28nmプロセス向けのデザインツールキットを発表、その詳細を��らかにした。28nm設��というArFレーザー�S長のおよそ1/7しかないような微細な�∨，波焼���ICを作るとなると、設��図をいかに実�颪離譽献好肇僖拭璽鵑��Zづけられるか、が�j問��となる。それを解��するDFM（design for manufacturing）は、初期のパターンや電気��性だけではなく、信頼性予�Rまでも行う。 [→��きを読む]
��湾をベースにするEDAベンダーのSpringSoft社は、FPGAでロジックを組んだ�X��でRTLレベルのデバッグを早くするための検証ツール、ProtoLink Probe Visualizerを発表した。デバッグにかかる時間を半��できるとしている。 [→��きを読む]
EDA業�cには70〜80社が参入していると言われている。ケイデンス、シノプシス、メンターの�盜颯咼奪�3社だけではない��時流に乗り成功している中小の2社を紹介しよう。高周�SのEDAツールを狙うAWR社と、低消�J電��の設��ツールに絞ったアパッチ社である。いずれも���zなEDA����ではあるが、成長分野に狙いを定めた����を提供している。 [→��きを読む]
命令幅128ビット、データ幅512ビットと、極めて広いバス幅のマイクロプロセッサコアXtensa LX4を、��IPコアベンダーのテンシリカ（Tensilica）社が発表した。このIPコアはシステム����を�U御するのではなく、��定の演�Qを行うことに徹した、データプレーン処理プロセッサである。 [→��きを読む]
