ON Semiに斧るツ〖ルとチップの蝗い數
染瞥攣メ〖カ〖がチップだけを卿る箕洛は姜わった。ツ〖ルを路えることで、カスタマイズしやすさが染瞥攣ビジネスの庭昔を瘋めるようになった。その毋を穗磨メッセで倡號されたTechno-Frontier 2019に叫鷗したON Semiconductorに斧ることができる。 [ⅹ魯きを粕む]
禱窖尸老
» セミコンポ〖タルによる尸老 » 禱窖尸老
欄攣雖め哈み脫更さ0.6mmの鏈蓋攣泅遂リチウムイオン排糜
泅遂禱窖による鏈蓋攣リチウムイオン排糜は、染瞥攣プロセス禱窖で瀾隴するウェ〖ハベ〖スのバッテリ瀾隴禱窖であるが、板聞脫に客攣に雖め哈む脫龐では10鉗笆懼蝗えるメドが惟った。毖柜のファブレス措度Ilika∈イリカと券不∷家は、糠房排糜Stereax M50を倡券、欄攣雖め哈み材墻な炳脫としてその瀾隴數恕をライセンス倡幌した。 [ⅹ魯きを粕む]
Intel、デ〖タセンタ回羹のXeon CPUやチップ柒儡魯禱窖を甜費ぎ玲に券山
Intelがデ〖タセンタにおける呵糠CPUと、アクセラレ〖タとしてのFPGA≈Agilex∽、3D-Xpointメモリを蝗ったDIMM劉緬のパ〖システントメモリなどデ〖タセンタ羹けの瀾墑券山を乖ったが、さらにCPUとアクセラレ〖タ粗の儡魯などに銅跟な糠憚呈CXLとそのコンソ〖シアムを甜費ぎ玲に券山、Google Cloudとの鼎票倡券も券山した。 [ⅹ魯きを粕む]
Intelが呵糠FPGA≈Agilex∽を2.5D悸劉禱窖で倡券
Intelは、Alteraを傾箭してから介めてのFPGAブランドになる≈Agilex∽を券山した。これまでハイエンドのStratix 10と孺べて、拉墻は40%羹懼し、久銳排蝸は40%猴負したという。介めての10nmプロセスで肋紛されている。このFPGAは、エッジからクラウドまでカバ〖する畝光礁姥の染瞥攣アクセラレ〖タを悸附する。その悸附のカギは々 [ⅹ魯きを粕む]
MRAMはマイコンやプロセッサへの礁姥步で畝你久銳排蝸の耙蝸を券帶
澎頌絡池CIES肩號のテクノロジ〖フォ〖ラム∈哭1∷が海鉗も倡號され、STT-MRAM禱窖の疤彌づけがより湯澄になってきた。マイコンやロジックへの寥み哈みメモリ∈RAM∷としての疤彌づけである。ReRAMやPCRAMのような今き垂え攙眶に擴嘎のあるデバイスは、稍帶券拉メモリROMに奪い蝗い數に偽まる。 [ⅹ魯きを粕む]
Xilinx、FPGAアクセラレ〖タカ〖ドでGPUより光廬ˇ你久銳排蝸を悸沮
Xilinxがデ〖タセンタ〖羹けのFPGAハ〖ドウエアアクセラレ〖タALVEO∈哭1∷に蝸を掐れている。このアクセラレ〖ションカ〖ドは、サ〖バなどのコンピュ〖タに儡魯してそのまま蝗える。アクセラレ〖タのコアにはFPGAを蝗っているためハ〖ドワイヤ〖ドロジックで光廬、しかも浩菇喇できるフレキシビリティを積つ。呵糠瀾墑ALVEO U280は怠常池漿を罷急してINT8∈8ビットの臘眶遍換∷で24.5TOPsの拉墻を積つ。 [ⅹ魯きを粕む]
≈クルマにも簿鱗步が澀妥∽、Wind Riverの肌坤洛里維
極瓢賈の奧鏈ˇ奧看を納滇し禍肝のない賈を納滇することでECU∈排灰擴告ユニット∷の眶はこれまで籠裁し魯けてきた。ADASや極瓢笨啪では構なるITˇエレクトロニクス步が閏けられない。しかし、ECU眶が籠えれば籠えるほど芹俐は籠え腳翁が籠すことになる。你コスト步の罷蹋でもECU籠裁の數羹は賴しいのだろうか。Wind RiverはECUの眶を負らす簿鱗步禱窖に艱り寥んでいる。2019鉗1奉に泣塑恕客洛山艱涅舔家墓に艦扦したMichael Krutz會に使いた。 [ⅹ魯きを粕む]
Pure Storage、糠しいデ〖タ瘦賂恕を捏捌
勢Pure Storage家は、オンプレミスで網脫されてきた驕丸のデ〖タバックアップシステムに洛わりクラウド網脫のバックアップを材墻にするソフトウエアObjectEngineを2鹼倡券∈哭1∷した。バックアップとして、驕丸のオンプレでのテ〖プを蝗わず、あくまでもクラウド懼のフラッシュアレイに墓袋瘦賂するが、IoT/AI尸老にも蝗うという糠しい蝗い數を捏捌した。 [ⅹ魯きを粕む]
Intel、コア答孟渡羹けアクセラレ〖ションカ〖ドを捏丁
Intelは、5G箕洛のコア答孟渡に羹けたFPGAソリュ〖ションをアクセラレ〖ションカ〖ドの妨で捏丁する。これはMWC∈Mobile World Congress∷で券山したが、このほど澎疊でもこのIntel FPGA PAC N3000(哭1)をお蠕溪謄した。このカ〖ドは、ミッドレンジのFPGA であるArria 10を蝗ったカ〖ドで、呵絡100Gbpsの面×光廬のネットワ〖クに羹く。 [ⅹ魯きを粕む]
Xilinx、5G答孟渡ˇスモ〖ルセル羹けにZynq UltraScaleのRF惹を脫罷
Xilinxは5Gの答孟渡に羹けたSoCのZynq UltraScaleにRF脫デジタルベ〖スバンド攙烯を礁姥した糠しいSoCデバイス(哭1)のロ〖ドマップを券山した。泣塑でも3.7GHz掠と4.5GHz掠、および28GHz掠が另壇臼の件僑眶充り碰てとして瘋まった。Xilinxのこのチップは、サブ6GHzをカバ〖し、デジタル恃牲拇稿のデジタル攙烯も烹很しており、モバイル眉瑣に奪いエッジ答孟渡羹けとなる。 [ⅹ魯きを粕む]
<<漣のペ〖ジ 21 | 22 | 23 | 24 | 25 | 26 | 27 | 28 | 29 | 30 肌のペ〖ジ »
