図1　CIES Technology Symposiumの�T�Iと��要を講演するセンター長の遠藤哲�r教�b

東���j(lu┛)学国際集積エレクトロニクス研�|開発センター（CIES: Center for Innovative Integrated Electronic Systems）主��(h┐o)の5th CIES Technology Forumが東�Bで開��(h┐o)された。初日は、Intel、Samsung、TSMCなどSTT-MRAM���]を�}�Xける企業が講演し、午後にはそれを設��に�Dり入れるQualcommが講演した。�i�vは、SamsungとGlobalFoundriesが組み込み応��でのeMRAMへの�Oを��(j┤)したが、今�vはTSMCも22nmプロセスのeMRAMの検討を始めたと述べた。2019�Q2月のISSCCでIntelもeMRAMの量�僝の���△�できていると発表した。

MRAMの集積度は実はDRAMほどは高くない。今のところ256Mビットの����しかないためDRAMと��争するのではなく、不ｧ発性を�W(w┌ng)��した��低消�J電��RAMという位��づけになる。同じ不ｧ発性でもNANDフラッシュは、プログラム����であれ、データ格納����であれ、ROM的な動作しかできない。しかしMRAMは、書き換え�v数がほぼ10の10乗以�屬△襪燭瓠�DRAMやSRAMと同様、RAM動作が可�Δ任△襦�

そうすると、�@��のプロセッサやロジックでは、内�陲離譽献好燭筌丱奪侫，�SRAMを使うため、このSRAMをMRAMで��き換えることで、�C積は小さくなり、消�J電��は�j(lu┛)きく削��(f┫)される。これまでのNANDフラッシュはあくまでもデータ格納やプログラムROMという使い��(sh┫)しかできなかった。MRAMは集積度が高くないことからプロセッサのSRAM�霾�を��き換える応��がありうる。広い�C積を擁するSRAMをMRAMで��き換えると、メモリセル�霾�が3次元構�]になっているため�C積は半分になり、しかも不ｧ発性であるから電源を切ってもメモリ内容は残るため、低消�J電��化が可�Δ砲覆襦�

そして、本命の応��として組み込みフラッシュのようなマイコンやSoCのフラッシュメモリを��き換えることができる。マイコンやSoCの内�陲覇虻遒気擦覆せ�間のあいだ、MRAMの電源を切っていくことができる。つまり、フラッシュメモリよりも低電��にできる�屐�RAM動作も可�Δ任△襦�すなわちマイコンやSoCのメモリやレジスタ、バッファの消�J電��を下げることができる。

さらに、最�Zではディープラーニングが使われるようになってきた。いわゆるAIチップでは、1ニューロンを演�Qする場合には、�H入��のデータ×�_みの演�Qをそれぞれ�Bして（すなわちMAC(積和)演�Q）、シグモイド関数で1か0を出��することでニューロン1個の演�Qを行う。機械学�{やディープラーニングでは、ニューロンが並�`に数��、数�h個をモデルとして採り入れているため並�`に演�Qする。1ニューロンごとに演�Qした�T果をメモリに格納し、次のニューロンに向けてデータとして保�Tし、�_みのデータもメモリに格納しておく。次のニューロンの演�Qでも同様に、MACで�_みとデータを�Xけ�Qし��ての入��を�Bし�Qし、出��する。その出��データをさらにメモリへ格納する。このようなアーキテクチャであるから、メモリとMAC演�Q�_(d│)とはかなり�Zい場所に��くことになる。

これまでのフォンノイマン型プロセッサだと、メモリに命令とデータを格納しておき、データを�Bし�Qないし引き�Qを行う。�Xけ�Qと割り�Qはソフトウエアで何度も繰り返すが、ソフトだと時間がかかるため、専��のMAC演�Qハードウエア�v路（すなわちDSPやGPU）を集積することが�Hい。このメモリ�霾�にMRAMを使えば、格納している間の電源をオフにして消�J電��を下げることができる。

センター長の遠藤教�bは、STT-MRAMを�擇�せるコンピュータアーキテクチャを考えていきたいとする。2月のISSCC 2019ではエネルギーハーベスティングで動く。MRAM搭載マイコンが発表されたが、��来のTPU（Tensor Processing Unit）の1万分の�kという��(r┫n)常に小さな消�J電��で動いたという。これまでのようなMRAMを使ってパワーゲーティングするといった低消�J電���\術だと1/100��度しか下がらないが、CMOSとMRAMとのハイブリッドプロセスでアーキテクチャの最適化を行うことで達成したものだという。これがMRAMの新しい可��性になる。

MRAMのテスタは、Keysight Technologyからパラメータテストの�R定�_(d│)が販売されているが、アドバンテストからも発売される予定だという。

遠藤教�bのCIESでは、MRAMだけではなく、GaN on Siの開発にも��を入れている。GaNデバイスとしてSiを基��に使っているためコスト的には�Wくなる可��性が高い。最�Z開発したデバイスは耐圧1200Vで100A流せるGaNデバイスであり、これを使ってDC-DCコンバータを試作したところ、スイッチング周�S数2MHzで動作できたという。このプロジェクトは、パナソニックと共同で開発しており、さらに最�Zではホンダのティア1サプライヤであるケイヒンとも共同で�Dり組んでいる。

GaNデバイスは「エネルギー��失がシリコンの1/10と効率が高いため、ヒートシンクが�~単でよい、インダクタLとキャパシタCは小さくてすむため小型にできる、2MHzというスイッチング周�S数はAMとFMラジオの間にある周�S数帯であるためノイズの影�xが少ない」、という��つの��長がある（遠藤教�b）。EV(電気�O動�Z)のインバータやオンボードチャージャーなどへの応��だけにとどまらず、400V�Uのデータセンターや240Vの家電、オフィスなどにも応��が広がる。さらにGaN on Siの��長としてSiとの集積可�Δ箸いΕ瓮螢奪箸盻j(lu┛)きい。