SoCチップを��撃から守る新セキュリティ�\術をImaginationが�o開
Imagination Technologiesは、SoCなど��雑なシステムLSIをハッカーなどの��撃から守ることのできるセキュリティの新しいアーキテクチャOmniShieldを�o開した。これは、SoCなどCPUコアやGPU、DSP、コーデックなどのさまざまな異なるプロセッサコアを集積した半導��に適��できるセキュリティ�\術である。
セキュリティは��牢にすればするほど使いにくくなる。がんじがらめに��牢にすれば�T局使わなくなる。かといって緩くすればハッカーなどに��撃されやすい。そこで、壁（Wall）を作って、セキュリティの�咾��隹阿抜砲��隹阿鮹��Tすることがセキュアなシステムの基本となる。それらの�隹梓屬諒匹蕨sされないように形成する。ARMのTrustZoneというセキュリティシステムは�隹阿鯑鵑沈澆韻燭發里世�、これだけでは�Bりないと考えるユーザーもいる。また、ARMのCPUだけではCPUのセキュリティしか守っていない。
今�v、Imaginationが提案するOmniShieldは、SoC内�陲砲い�つかの�隹阿鮑遒蝓△修涼罎粘莨罎淵札�ュリティの�隹阿抜砲��隹阿鮴澆�、しかもCPUに加え、GPUやDSP、コーデックなど様々なプロセッサを集積した�v路に適��できる。CPUだけセキュアにするわけではなく、GPUなどのプロセッサもセキュアにする点が新しい。
図1 SoCを�Q�覦茲吠�け、それらを壁で区切りセキュアに保つ 出�Z：Imagination Technologies
この新しい�\術が可�Δ砲覆辰燭里蓮▲泪襯船好譽奪�/マルチコア�\術と、仮�[化�\術、それらを管理するハイパーバイザ�\術のおかげである。仮�[化�\術とは、1��のコンピュータシステムなのに、まるで��数��のコンピュータが動作しているように見せかける�\術のこと。OS、CPUともまるで別々のモノが動いているように見える。例えば、LinuxとリアルタイムOS（RTOS）、それぞれにCPUが��くといったシステムを構築できる。この��念をSoCに�eってくると、Linux OSとSoC1、RTOSとSoC2、Android OSとSoC3といったシステムLSIが可�Δ砲覆�。マルチコアやシングルコアのマルチスレッド(参考�@料1)などの�\術を�QCPUコアに割り当てる�lだが、それらを振り分け・調�Dする役割を�eつ�v路がハイパーバイザである。
今�v、Imaginationが開発したOmniShield�\術の��要は図1のように、�Q々のSoCをコンテナ�隹阿妨�立て、それぞれはヘテロなコンテナとなる��図1の例では、SoC����をOSからアプリケーションまでを�kつのコンテナとみなし、いろいろな����に応じて、それぞれ�官�するコンテナである。セキュアなコンテナとセキュアではないコンテナを設け、それぞれ仮�[化�\術で別々のSoCとして動作させている。例えば、あるコンテナがfacebookやTwitterなどそれほどセキュリティを��要としないアプリまで含めた演�Qを中心とするSoC1、別のコンテナには個人的なヘルスケアのデータのようにセキュリティを確保したい演�QのSoC2、というようにそれぞれ仮�[化されたSoCを設け、別々のSoCのように動作させる。これらのコンテナはそれぞれ仮�[化�\術で作られたバーチャルマシンで動いているともいえる。
コンテナをそれぞれ仮�[化�\術によって分�`することができるため、本当にセキュアにして守りたいコンテナを壁(ウォール)で切り�`すことができる。これらのコンテナを�U御・管理するのが、信頼性の高いハイパーバイザで、これが仮�[化するSoCを振り分ける。CPUは、マルチコアであり、�kつのコアで最�j4つの異なるスレッドを処理するマルチスレッド�擬阿離廛蹈札奪気任發△�。このため、コンテナをスケーラブルに拡張できる。ソフトウエア的に最�j255のコンテナを設けることができるが、現実にはハードウエアでその数は��まる。
このセキュリティシステムOmniShieldをハードウエア的に見ると、ハードウエアで仮�[化したCPUとGPU、セキュアなファブリック、信頼性の高いハイパーバイザ、仮�[化したコネクティビティとオフロード、そしてカギを�曚覺井�なセキュリティ�U御�v路であるRoT (Root of Trust)、からなっている(図2)。
このセキュリティ�v路のキモであるRoT（図3）は、入��されたイメージを実行する�iにセキュアかどうかを認証するための�k�|の小さなCPUといえる�v路だという。システムをセキュアにするための仕�Xけであり、信頼性のあるコードしか走らない。
図3 RoTは認証するための小さなCPU 出�Z：Imagination Technologies
このRoTのキモは、TLB（Translation Lookaside Buffer）のアドレスを二�_化したことだ(図4)、と同社セグメントマーケティング�靆�VPのVolker Politz��は言う。TLBは仮�[化する場合に、�駘�アドレスと�b理アドレスとを�官�させた情報を�k時的にためておくバッファメモリである。仮�[化させた�b理アドレスは、CPUだけをアドレッシングするものではなく、小さなSoC����（コンテナ）をアドレッシングする。TLBを、セキュリティのしっかりしたルートTLBと、システム����にアドレッシングしてくるゲストTLBに分ける。ゲストTLBからのアドレッシングに�瓦靴董�RoT�v路がそのアドレッシングが�j丈夫かどうかを認証し(authenticate)、OKであれば、カギを開けるというモノ。ハイパーバイザはTLBも割り当てている。
図4 TLBを二�_化、信頼性の高いTLBアドレッシングを常に�eつ 出�Z：Imagination Technologies
ImaginationはすでにMIPSのWarrior CPUコアファミリーや(参考�@料2)、PowerVRシリーズ7 GPUの��てに�瓦靴�OmniShield�官�済みで、MIPSのMクラスM5150という最小のIoT向けMCUもハードウエアの仮�[化を済ませている。さらに、これからも使われるIPコアのOmniShield�官�を進めていく。
参考�@料
1. マルチコアよりマルチスレッドで性�Δ��屬欧覆�らシリコン�C積を削�� (2007/11/08)
2. Imagination、マルチスレッド�\術を�Eり込んだMIPS I6400をリリース (2014/09/12)
