SoCに搭載するIPコアとしてシングルスレッドコアプロセッサだとミスヒットしたときのレイテンシが長ければ性�Δ呂箸燭鵑膨祺爾垢襪�、マルチコアやマルチスレッドだとレイテンシが長くかかっても性�Δ猟祺爾魯轡鵐哀襯好譽奪疋灰△茲蠅眈�ない。シングルスレッドで800MHz動作と4スレッドで200MHz動作を比べると、メモリーのレイテンシがゼロだともちろん800MHz動作の��(sh┫)が早いものの、150サイクル後だと4スレッド200MHz動作のほうが約2倍�]く、300サイクル後だと3倍、500サイクル以�屬任�4倍以���]い。

このIPの����(j┫)はあくまでもSoCへの組み込みであるため、ミスヒットでも性�Δ陵遒舛覆ぅ螢▲襯織ぅ狷虻遒�可�Δ扮���に向く。SoC����ではCPUコアの�C積はできるだけ��らしたい。マルチコアはコアを4個��要とするが、マルチスレッドはコアが1個ですむためチップ�C積は小さくなる。

マルチスレッドは4個のバーチャルプロセッサを搭載したものに�Zく、外�陲�ら見てそれぞれ独立した動作が可�Δ任△襦７QスレッドはRISCコアかDSPになり、それぞれ別々のOSで動くこともできるという。組み込みLinuxやNucleus、Imagination社独�OのMeOS リアルタイムOSなどを�Qバーチャルプロセッサに組み込むことができる。このマルチスレッドプロセッサ実現のカギは、ハードウエアスケジューラにある。クロックごとにタスクを�O動的に振り分けている。

性�ε�にはパイプラインの長さを変えられるような柔軟性があり、単純な演�Qはすぐに終わらせるようにしている。またパイプラインの中で、桁�屬殴察璽岷��Qを�W(w┌ng)��できることも高�]化に貢献している。DSP�霾�は、1クロックあたり16ビットMAC演�Qを4個あるいは32ビットMAC演�Qを2個並�`に処理できる。複雑なDSP演�Qに�瓦靴討蓮�1サイクルあたり4つの命令を発行する仕組みを�W(w┌ng)��してVLIW的な命令を実行する。

新しいMETA2は、これまでのMETA１のコード互換性を�eちながら、クロックの高�]化に�官�している。またMETA1では32ビット命令だけだったが、META2では16ビット命令も�{加した。32ビット命令はDSPによく使い、CPUには16ビットを�H��することで、ARMのThumbアーキテクチャのようにコード効率を�屬欧拭�

クロック�]度は、プロセスに依�Tする。TSMCの130nmプロセスでは360MHz、90nmプロセスでは500MHzで動作する。低消�J電��版だと、同�kプロセスで周�S数は1/2〜1/3に低下する。METAアーキテクチャは合成可�Δ任△襪燭瓠▲譽ぅ▲Ε肇帖璽襪鮠}動で調�Dしなくても高いクロック�]度を�uられる。すでにデバッグツールも入�}できる。