デンソーとImaginationの提携はリアルタイム動作のADAS�`指す
半導��IPベンダーのImagination TechnologiesとデンソーがMIPSコアを使ったマルチスレッド�\術で共同研�|を始める(図1)。これはCPUコア1個あたりで処理するスレッドを複数立てることで、�C積当たりの並�`処理性�Ω�率を�屬欧茲Δ箸いΔ發�。CPUコアをさらに��数�W(w┌ng)��するマルチコアにも�t開できる。
図1 Imagination Technologies社CEOのAndrew Health��(hu━)とデンソーの東�B�Ъ凖纏甸韶�先行開発室 担当次長の�h本英�`��(hu━) 英国�j(lu┛)使館にて
クルマのOEMメーカーは低コストでコンピュータ性�Δ��屬欧襪海箸��愎瓦靴討い�。デンソーのようなティア1メーカーも同様。デンソーが設��してきたマイコンは、常にコード効率を�屬欧襪海函覆任�るだけ少ないプログラム行数、すなわちメモリ容量でコーディングすること）にフォーカスしている。マルチコアのコンピュータでは通常、�kつのCPUコアに�kつのスレッドを立てていた。
ところが、1個のCPUの演�Q機�Δ鮹瓦Α�ALU（�Q術演�Qユニット）の使��効率は30%��度」（イマジネーションテクノロジーズジャパン代表�D締役社長の松江繁�`��(hu━)）しかないため、�~効�W(w┌ng)��すれば1個のALUを3〜4個の命令でパイプライン式に処理できるようになる。この命令の振り分けはスーパーバイザあるいはハイパーバイザで行う。�kつのCPUコアでマルチスレッドを�W(w┌ng)��すると、マルチコア化と同じ効果が�u(p┴ng)られる。CPUコア数をもっと�\やしたければマルチコアのマルチスレッドにすればよい。要は限られた�C積でマルチコアと同様の並�`処理できるという�lだ。
マイコン開発の場合でも、��来はC言語でプログラムした後コンパイルして機械語に変換する�lだが、マルチスレッドだとCPUコア1個でも��数のC言語プログラミングでCPUに同時に書きこむことができる。
クルマでの並�`処理コンピューティングは�O動認識（クルマや人、�O転�Z等を見分ける）をはじめとしてかなり�_い���Qを、消�J電��を�\やさずに実行することが�Hい。それだけではない。例えば、��来のシングルコアのシングルスレッドでは割込み命令が来た時には��ずどちらかの処理を優先させていたが、シングルコアのマルチスレッドだと割り込みが入っても同時に複数の処理ができるようになる。つまり����を��(f┫)らすことができる。
デンソーがImaginationと共同開発するテーマは、��にECU間の配線接��をもっと効率よくマルチスレッディングするためと述べている。つまり、ECU1からECU2へとデータが送られる時に�pけ�DるECU2�笋�データを割り込みする間、ECU1は割込み命令の処理が終わるまで、それまで行ってきた処理を待っていなければならない。もし、ECUからECUへデータを転送しても「待ち時間（レイテンシ）」がなくなればリアルタイム動作が常に可�Δ砲覆�。これからのクルマでの処理時間にはリアルタイム性が求められる。
デンソーとの共同開発ニュースと同時にImaginationは、新しいCPUコアMIPS I6500のライセンスを開始すると発表した。この64ビットコアは拡張性を�eたせており、クラスタと�}ぶ基本単位に6個のCPUコアを集積し、1コア当たり最�j(lu┛)4スレッドを実行可�Δ砲靴討い�。基本クラスタを最�j(lu┛)64個までサポートする。�kつのクラスタとImaginationが�eつGPU、PowerVRコアを集積する場合(図2)は、ArterisのNoC(参考�@料1)など、メモリコヒーレントなバスで接��する。
図2 拡張性のあるMIPS I6500コアをGPUとACEコヒーレントバスを介して接��することで、クルマ��のリアルタイム処理が期待できる 出�Z：Imagination Technologies
このCPUコアの��長は、いくつかある。SMT（同時マルチスレッディング）が可�Δ妊妊絅▲詭仁疊�行のパイプライン��(sh┫)式を内�鼎垢���図2で��(j┤)すACEコヒーレントバスを�W(w┌ng)��することでメモリコヒーレンシは確保されている。加えて、マルチコアを�W(w┌ng)��することで、ハードウエア仮�[化�\術もサポートする。SMTと関連してコンテキストスイッチのオーバーヘッドはゼロサイクルを保証する。さらに仮�[化によってOmniShieldセキュリテ��（参考�@料2）も�W(w┌ng)��できる。
デンソーがImaginationとの共同開発を発表する�iに、カメラを使う衝突防�Vシステムの��1人�vであるMobilEyeがMIPS I6500アーキテクチャを��(li│n)�I(m┌i)したというニュースも流れた(参考�@料3)。MobilEyeは、次世代のSoCであるEyeQ 5にI6500マルチコアを集積する。このEyeQ 5は8倍の性�Δ魴eつと期待されている。
参考�@料
1. 配線��IP、セキュリティ��IPも�_要な要素に (2015/11/12)
2. SoCチップを��撃から守る新セキュリティ�\術をImaginationが�o開 (2015/09/11)
3. MobilEye Chooses Imagination’s MIPS I6500 architecture, TechTime, (2016/10/25)
