図1　LEAPの提案するSOTBトランジスタ構�]　出�Z：LEAP

半導��LSIを微細化していくと、ゲートしきい電圧のバラつきは�jきくなる。�]チャンネル効果というよりは、不純�餮胸劼修里發里凌瑤�数��nm四�気箸いθ�細なトランジスタ�覦萋發砲茲辰謄丱蕕弔い討�るためだ。電源電圧のマージンを広くとることができないため、電源電圧を�jきく下げることができない。ゲート電圧のバラつきが小さければ、動作マージンを��らせるため、電源を下げても��トランジスタが動作する。

ゲートしきい電圧を��めるパラメータの�kつが不純�餮胸劼任△襦�そもそもシリコン原子が1cm3当たり10の24乗個ある��積中に含まれる不純�餮胸�(ドナーやアクセプタ)が10の17乗個��度あれば、トランジスタの電流はオンする。すなわち1000万分の1の不純�颪覇虻遒垢襪里�半導��MOSトランジスタである。

ところが、トランジスタ�覦茲�20nm四�気箸覆辰討�ると、その中に入りうるシリコン原子の数は、20nm×20nm＝4×10の-12乗個/cm2となる。はなはだ乱暴な議�bをこれからしていくが、もしドナー濃度が10の17乗個/cm3だと仮定すると、単位表�C�屬砲�10の11乗個/cm2のドナーが現れると考えられる。シリコン原子は単位表�C�屬�10の16乗個あるとして、20nm×20nm内にはシリコン原子は4×10の4乗個あるが、ドナー原子は0.4個しかない。つまり、20nm×20nmの中には1個あるか0個かという議�bになる。これでは、ドナーが1個あるトランジスタと0個のトランジスタに分かれることになってしまう。こうなるとトランジスタによって空��層の長さは�jきく異なり、ゲートしきい電圧は�jきくばらつくことになる。

だったらいっそのこと、不純�颪魘卜���らし、空��層の調�DをMOSFETの基��バイアスで行おう、という考えに達する。これがLEAPの考える、しきい電圧のバラつきを��らす基本原理である。ただし、�盜颪糧焼���IPベンチャーSuVolta社も同様な考えで、ゲートしきい電圧Vthのバラつきを��らす�\術を開発し、富士通セミコンダクターにライセンス供与している。

今�v、LEAPは、�i�v（参考�@料1、2）と同様、SOI（silicon on insulator）構�]にして基��バイアスをかけられるようにした。MOSトランジスタは厚さ10nmの薄い�mめ込み�┣祝譟�BOX）�屬坊狙�し、SOI絶縁膜の基���笋�らバイアスをかけられるようにした（図1）。この構�]のSOIトランジスタをLEAPは、SOTB（silicon on thin buried oxide）トランジスタと�}んでいる。

図2　電源電圧0.37Vで2MビットSRAMが��ビット動作　出�Z：LEAP

このSOTBトランジスタを使って試作した2MビットのSRAMで電源電圧をどこまで下げられるかを調べた。SRAMセルは6個のトランジスタから成り立つフリップフロップなので、トランジスタがばらつくとメモリは動作しなくなる。実�xでは、動作電圧を1Vから下げていき、不良ビット数を数えた。この�T果、電源電圧を0.37Vまで下げてもSRAMは��ビット動作した。ただし、それ以�峅爾欧襪肇咼奪班堽匹��擇犬襦Ｆ瑛佑砲靴汝�来のCMOS構�]と同じバルクで2MビットのSRAMを作ると、0.8V以下では不良ビットが出始めた。

基��バイアスは、ゲートしきい電圧を調�Dできるだけではなく、待機時のリーク電流を抑えられるという効果もある(図3)。ゲート電圧以下のソース-ドレイン電流、すなわちサブスレッショルド電流のゲート電圧に�瓦垢謠�きをシャープにするという役割が基��バイアスにはある。このため、高�]動作時と待機時で基��バイアスを細かく調�Dすれば、LSI����としての消�J電流を下げることができる。

図3　基��バイアスでリーク電流を下げる　出�Z：LEAP

このSOTBトランジスタは、プレーナ構�]のまま微細化できるというメリットがある。基��バイアスでサブスレッショルド電流を��らせるからだ。バルクCMOS だと、10nm��へと微細化すると、複雑な構�]のFINFETといった3次元構�]が�Lかせない。STMicroelectronicsがFD（fully depletion）型のSOIトランジスタではFINFETは要らないと言ったことと符合する（参考�@料3）。

SOTBトランジスタはロジックLSI��に開発されたものだが、LEAPではメモリ素子としてMRAM、PCM、原子�‘哀妊丱ぅ垢盂�発中だ。このVLSI Symposiumでは、これらの進歩についても報告した。MRAMでは�i�v（参考�@料1および2）の直径50nmサイズのメモリセルから今�vは35nmに微細化して、さらに浮�^磁場を�]ち消し合うように�款旅暑]にした(図4)。加えて�H値化についても検討し、2ビット/セルの動作を確認した。

図4　MRAMを微細化し、2値化も試みた　出�Z：LEAP

相変化メモリ（PCM）では、��格子構�]内でのGe原子の�‘哀瓮�ニズムを解��した。高�B�^�X��の格子と低�B�^�X��の格子との間の���，砲��T晶を溶かすのではなく、電子の�R入によってGe原子の�‘阿��膿覆靴討い襪箸いΑ�

原子�‘哀好ぅ奪舛任蓮�不ｧ発性の記憶素子をオン/オフ動作させる役割を果たすスイッチングトランジスタを小さくするため、記憶素子の�屬冒��妓�ダイオードをスイッチ素子として設けた(図5)。この場合は、金��-TaO-金�錣箸いΕ轡腑奪肇�ダイオード構�]を使い、ダイオードのしきい電圧を��すか越さないかでスイッチ動作を行う。SRAM構�]の6トランジスタ�擬阿��C積200F2に�瓦靴董△錣困�12F2（Fは最小�∨　砲任垢鵑澄�

図5　双�妓�ダイオードスイッチで微細化に�官�　出�Z：LEAP

このVLSI Symposiumでは、LEAPからの発表採�I�b文は5�P。この数�Cは採�I�b文数1位IMECの9�Pに次ぐ�Hい�P数である。

参考�@料
1. LEAP、LSI消�J電��削��のためのMOSの��Vt低��、不ｧ発性メモリに��点 (2012/06/15)
2. LEAPの低消�J電��・不ｧ発性メモリはノイズマージン広げ、高集積化�`指す (2012/12/25)
3. STマイクロがファブライト戦�Sを採りながらもIDMにこだわる狙いとは (2013/02/28)