図1　STマイクロエレクトロニクスのバルセロナにおける記�v会見風景　パネルディスカッション形式で��問に応える

STマイクロはファブライト戦�Sを進めているが、最先端�\術を�}放すことはしない。ただし、微細化の先端をゆくこともしない。高性�Αδ秕嫡J電��の高集積LSIの先端がFD-SOI�\術だからである。STマイクロは、FD-SOI（Fully Depleted Silicon on Insulator）という最先端�\術は�}放さず、こなれた65nmや40nmなどのデジタルCMOSプロセスはファウンドリに依頼するという戦�Sを採ってきた。これからも変わらない。微細化で最先端の投�@に�@金がかかるためにファブライトにするのではない。日本の半導��メーカーが40nmまでは�O社開発し、28nm以下はTSMCに依頼するというやり�気箸���く違う。あくまでも、最先端プロセスは�O社で開発、����の�攵�に使い、性�Α�消�J電��で差別化を図る。先端ではないプロセスは外�陲離侫．Ε鵐疋蠅鮖箸Α�

STマイクロは、28nmFD-SOI�\術に�O信を�eち、14nm、10nmもプレーナFET＋FD-SOI�\術で行けることをMobile World Congress（MWC）2013の出�tブースで��らかにした。これは実際に28nmルールのFD-SOI構�]のICを試作し、集積したARM Cortex A9およびA15を使い性�Δ魍稜Г靴燭發痢�

Cortex A15のデュアルコアプロセッサを1.7GHzのクロックで動作させた時、2.5DMIPS/MHzだった性�Δ�3.5DMIPS/MHzに向�屬靴拭Ｆ閏�Technology R&D担当マーケティングディレクタのGiorgio Cesana��は、「デュアルコア構成を使うことで命令実行効率が�屬�り、消�J電��を抑えながら性�Δ��屬欧襪海箸�できた」と述べた。

FD-SOIはチャネル�覦茲�薄いために空��層がめいっぱい広がり、電流をコントロールするMOS構�]だ。「��来のバルクCMOSなら設��ルールが14nm以下になると、CMOSトランジスタをこれ以�嵌�細化できなくなる。このためFINFET構�]を使う。しかし、FD-SOI構�]にすれば、�]チャンネル効果が少ないためにまだまだ微細化できる」とCesana��は語る。10nmになってもプレーナで行けるとしている。

FD-SOI構�]のメリットは、浮�^容量が少ないために高�]になると共に消�J電��も少なくなる点だ。おまけにFINFETとは違い構�]が�~単、という�lだ。現在、28nmのFD-SOIプロセスを使った����を量�嶟作の段階にあり、サンプル出荷は始まっているという。次の14nmFD-SOI����は開発中で、2014�Qの中ごろに�攵�に入り、10nmのFD-SOI����は2016�Qの�攵�になるとしている。

巨�jなファブを�eつインテルはファウンドリビジネスを始めており、サムスンはロジックのファウンドリビジネスに巨�jな投�@を行っている。STマイクロもファウンドリビジネスを始めるのか。Cesana��は、STはあくまでもファブライトであり、量�奭けのファブではないIDM（�貭湘�合半導��メーカー）にこだわる、という。というのは、ASIC�攵�に適し、その����においても�咾�、高信頼性・高����の����を提供できるからだとしている。しかも�j量�攵�せずに最先端のトランジスタでファウンドリとも��争できる。SOI構�]は浮�^容量が低いために消�J電��を削��できることが、ネットワーク分野でもゲームの分野でもメリットが�jきい。量��のメガファブを�eたない故に、IDMにこだわることができるとしている。

����的には、STマイクロは�jきく二つの分野に集中する。センサ＆パワーと�O動�Z分野と、組み込み処理システム分野だ。いずれも人間の����に役立つ����を�`指し、life.augmentedという�Y語を使うようになった(図2)。さらに�\術的にはワイヤレスに集中する。だからMWCに出�tした。

図2　STマイクロの2�j��点分野とワイヤレスへの集中