データパスは、デジタルロジック�v路の中で加�Qやロード/ストアなどの演�Q処理を行うデータ経路であり、コントロール�v路は命令に��って何をどうするべきか、メモリーやデータパスに指令を出す�v路である。デジタル�v路のシーケンスに�pって演�Qするのはプログラムによって�}順をしっかり書けば演�Qできるため、データパス�v路のC言語サポートは可�Δ世辰拭�しかし、バスにおいてデータが��合するときの判��や、優先順位の��定などのコントロール�v路ではC言語設��はこれまでできなかった。コントロール�v路では、����(j┤)的モデルによる調停が��要であり、データの�L(f┘ng)落や無��することも��きる。データがない場合でもジョブを実行したり��(g┛u)新したりしなければならない。このため��化した言語が��要とされていた。

SoCの中のプロセッサコアはARMやMIPS、SH、Vシリーズ、PowerPCなどをコアとして使えば���Bりるが、周辺�v路や通信バス�U(ku┛)御など複雑になってきたコントロールロジック�v路では、設��が複雑になりC言語からRTLを�O動�收�する高位合成�\術が望まれていた。直接RTLを求める�}法ではタイミングを考慮した設��や検証に時間がかかる�屬法∪濕�に混入するバグも�Hくなる。RTLの検証には�i後の工��を行ったり来たりする�v数が�\え、時間がかかっていた。少しでもバグ��(f┫)らすためにも設��の抽��(j┫)度を�屬欧�C言語を�W(w┌ng)��する��(sh┫)法が求められ、ESL（electronic system level）と�}ばれるC言語設��がもてはやされてきた。

ESLを使えば、抽��(j┫)度が高まり、コーディングを少なくできるため、設��時間も検証時間も�](m└i)くなる。このような高集積なSoCは通信インフラ機�_(d│)や画�欺萢�、宇宙�豢�機�_(d│)などの応��に使われている。

これまでのメンターのESLツールであるCatapult C Synthesisでは、内�陬屮蹈奪�の�U(ku┛)御、複数ブロックのデータフロー�U(ku┛)御に関してはC言語設��が出来ていた。今�v、Catapult C Synthesisの拡張によって、クロックで信��(gu┤)を�U(ku┛)御する同期式を使いながら外�陬屮蹈奪�までも�U(ku┛)御するようにC言語（C++ソース）で����(j┤)的に定�Iできるようになった。アービターを使ってジョブの優先順位をつける場合、データを�Dりに行くのか待たせるのかを判��するなど、クロック関係を表現できるとメンターは言う。����的にC++ソースをどう表現するのかについては言及しないが、同期�U(ku┛)御可�Δ�C++の仕組みを提供する、とメンター・グラフィックス・ジャパンのテクニカル・セールス本�陬轡縫▲▲廛螢院璽轡腑鵐┘鵐献縫△療�邉智昭��(hu━)は述べる。

同期�U(ku┛)御可�Δ�C++の仕組みについて����的な詳細について触れないが、�U(ku┛)御チャンネルを分岐すること、さらにクロックによるコントロールユニットと、データによるアルゴリズム処理とのインターフェースを導入、合成する、としている。

C言語記述からRTLを合成するだけではなく、検証やデバッグもできるような環境を作った。�收�されたRTLを検証する。RTL動作とC++ソースのバックアノテートを行い、ソースコードのデバッグを行う。

今�v、コントロール�v路までC言語設��ができるようになったことで、フルチップの高位合成が可�Δ砲覆襪世韻任呂覆�、低消�J電��設��もできるようになる。����的にはクロックゲーティングの�U入可�Δ幣貊蠅��O動的に見つけられるため、�}�T��(l┐i)が不要になる。また、�v路ブロックの動作�X(ju└)��を把��(┐i)し、どの�v路が�Vまっているかを通��(m┬ng)するためのフラグを合成することもできる。

メンターは、このツールの拡張版を�j(lu┛)�}半導��メーカーに実証してもらっており、����としての�k般�x場への提供は�Q内までに行う予定になっている。