NECエレ、腑い90nmCMOSで2.7Gsps/50mWのフラッシュA-Dコンバ〖タ悸附
腮嘿步するとバラつきが籠え、アナログ攙烯を侯りにくくなる覺斗を慮撬するようなA-Dコンバ〖タ攙烯ア〖キテクチャをNECエレクトロニクスが倡券、VLSI Symposiumで券山する。この禱窖を90nmCMOSアナログプロセスに努脫、恃垂廬刨2.7Gサンプル/擅と光廬ながら久銳排蝸が50mWと警ない6ビットのフラッシュ數及A-Dコンバ〖タを活侯した。鳥鉤のトリミングは鏈く蝗っていないため、欄緩拉が光い。
CMOSトランジスタを腮嘿步していくにつれ、ゲ〖ト墓などのバラつきがVthのバラつきといった排萎ˇ排暗猛に絡きく逼讀を第ぼす。デジタル攙烯とは般い、票じ鎳刨のバラつきでもアナログ攙烯の腮嘿步には嘎りがあった。もちろん、マスク懼で輸賴することは撅急ではあるが、それだけではデジタル攙烯と票じ鎳刨のバラつきならアナログ攙烯は瓢侯しにくくなってしまう。NECエレは海攙、潑拉バラつきを慮ち久し圭うようなA-Dコンバ〖タの糠しい攙烯數及を雇捌した。
ビデオや鼻嚨炳脫のA-Dコンバ〖タでは、フラッシュ數及と鈣ばれる事誤數及を蝗うことが驢い。この數及は、布疤ビットから懼疤ビットにかけて、尸豺墻に炳じてコンパレ〖タをずらっと事べ、辦刨に孺秤していく數及を蝗うため、光廬のコンバ〖タによく蝗われる。海攙のように尸豺墻が6ビットであれば2の6捐すなわち64改のコンバ〖タを事べる。
コンパレ〖タには光籃刨の答潔排暗富が澀妥になるが、これが燎灰バラつきに逼讀される。そこでNECエレが雇えたのは、1ビットのA-Dコンバ〖タすなわちコンパレ〖タを、1/64Vcc排暗帽疤で2改ずつペアにして芹彌し、それぞれの汗尸を何り士堆步する數恕である。汗尸はデジタルコンパレ〖タで孺秤し、もし汗尸が絡きすぎるなら鎢のコンパレ〖タに磊り侖え、浩菇喇し木す。すなわち、ペアのコンパレ〖タの士堆と浩菇喇∈輸賴∷という雇え數でばらつきを負らすという條だ。
海攙の攙烯ではコンパレ〖タを65改肋彌した。コンパレ〖タを磊り侖えて浩菇喇し木す雇え數はメモリ〖の鵑墓菇喇∈リダンダンシ∷に擊ている。ペアのコンパレ〖タが鵑墓に1灤脫罷されているようなもの。
NECエレは輸賴する漣と稿でのA-Dコンバ〖タの潑拉を孺秤している。バラつき疙汗DNL∈differential non-linearity error∷が輸賴漣は1.83LSB∈least significant bit∷と絡きかったが、輸賴稿は0.53LSBと蝗えるレベルに箭まった。また潤木俐拉疙汗INL∈integral non-linearity error∷は輸賴漣が3.28LSBと蝗い濕にならないほど絡きかったが、輸賴稿は0.73LSBとまずまずのレベルに箭まっている。
驕丸のフラッシュコンバ〖タだと鳥鉤のトリミングをしながらバラつきを娃えていくという數及を蝗うことが驢かった。しかも答潔排暗富は光籃刨が妥滇される。このため、你コスト步できなかった。海攙の禱窖はトリミングの澀妥がなく、你コスト步しやすく頂凌蝸があり、欄緩拉が光い。腮嘿步による你久銳排蝸という爬も絡きい。
90nmプロセスで侯ったこの6ビット攙烯のチップサイズは0.36士數mmと井さくできた。ちなみにISSCC2009ではIntelがカ〖ネギ〖メロン絡池と鼎票で、45nmCMOSで侯った7ビットA-Dコンバ〖タのチップ燙姥は1士數mmもあった。NECエレの攙烯で7ビットに橙磨するならコンパレ〖タの眶が2擒籠えるため帽姐にチップ燙姥も2擒になると簿年しても0.72士數mmにとどまる。
