Altera、14nm FinFETプロセスのStratix 10禱窖を湯らかに
Alteraの呵糠FPGA/SoCである、Stratix 10の禱窖と悸拉墻が湯らかになった。AlteraはStratix 10を2013鉗10奉にリリ〖スしていたが、このほどその拉墻の悸蝸猛とその微燒けとなる禱窖について券山した。
哭1 Stratix 10の拉墻と微燒けるテクノロジ〖 叫諾¨Altera
Stratix 10は14nm FinFETプロセスで瀾隴されるFPGA & SoC。Intelがファウンドリになっている。附坤洛のStratix 5と孺べて、コアの拉墻は2擒笆懼であることを各トランシ〖バやワイヤレス答孟渡、デ〖タセンタ〖のアクセラレ〖タ、慨規借妄などの炳脫で悸沮した(哭2)。コアの拉墻だけではなく、久銳排蝸は呵絡で70%も猴負し、セキュリティも澄惟した。赦瓢井眶爬遍換拉墻は呵絡10TFLOPS、とGPU∈グラフィックプロセッサ∷事みを悸附している。
哭2 拉墻は2擒笆懼 叫諾¨Altera
これらの拉墻を悸附するため、Intelの14nm FinFETに裁え、2.5肌傅IC禱窖も網脫、さらにクリティカルパスにレジスタを肋け、パイプライン弄にデ〖タを啪流させるHyperFlexア〖キテクチャを何脫した。
Intelの2.5肌傅ICは、驕丸の2.5D ICとは般い、TSVを蝗わずに士燙懼にチップを事べるSiP∈Silicon in Package∷である。驕丸の2.5Dだと、シリコンインタポ〖ザの懼にSoCやメモリ、FPGAなど剩眶のチップを礁姥し、インタポ〖ザの芹俐にTSVを額蝗した(毋えば、Xilinx〃徊雇獲瘟1)。
AlteraはこのSiP禱窖を、ヘテロジニアス3D SiPインテグレ〖ションと鈣び、64ビットのマイクロプロセッサARM Cortex-A53コアを柒壟したSoCにメモリやFPGAなどを礁姥している。Intelは驕丸のシリコンインタポ〖ザやTSVを蝗わないこの2.5D禱窖をEMIB∈Embedded Multi-die Interconnect Bridge∷と鈣ぶ(徊雇獲瘟2)。EMIBでは、シリコンインタポ〖ザに陵碰するチップをぐっと井さくし、企つのチップ票晃をつなぐための芹俐チップとして、プリント芹俐答饒に雖め哈んでいる(哭3)。いわば答饒柒壟チップ禱窖である。このメリットは、芹俐脫チップが井さく、TSVも蝗わないため、你コストで瀾隴できること。ただし、チップを3改礁姥する眷圭には、媽3のチップと儡魯するための芹俐脫チップをさらに答饒に雖め哈む。
哭3 IntelのEMIB禱窖 チップ票晃をつなぐ芹俐チップを答饒に雖め哈む 叫諾¨Intel
HyperFlexア〖キテクチャは、芹俐覓變を負らすための禱窖である。14nm FinFET禱窖ではトランジスタの拉墻は懼がるものの、芹俐を腮嘿步できず芹俐覓變は絡きく負らない。14nmプロセスでは、芹俐覓變がチップ鏈攣の覓變の7×8充を貍めるため、この嬸尸を光廬步することが14nm LSIの光廬步につながる。そこで、拉墻を毀芹するクリティカルパスを湯らかにし、その嬸尸にレジスタを芹彌して、パイプライン瓢侯をさせることで、悸劑弄に芹俐覓變を尸充した。
毋えば、哭4のように、ロジック攙烯からロジック攙烯まで、驕丸の禱窖なら呵墓3.5nsかかるが、このHyperFlexでは龐面にレジスタを掐れて、覓變を尸豺する。HyperFlexでは呵墓で1.2nsと廬くなるため、件僑眶は286MHz(3.5ns)から833MHz∈1.2ns∷へと懼がる。というのは、デ〖タをロジックからレジスタへ、レジスタからレジスタ、レジスタからロジックへと啪流する眷圭にはパイプライン弄に流り魯けることができるからだ。呵介の1サイクルは驕丸と票じようにレイテンシは恃わらず覓いものの、ロジックからロジックへ呵介に毗茫した稿は呈檬に廬くなる。
哭4 HyperFlexア〖キテクチャでデ〖タ啪流廬刨を呈檬にアップ 叫諾¨Altera
呵奪Intelは、Alteraを傾箭することを瘋めたが、IntelにとってはAlteraが2鉗漣に傾箭したEnpirion∈徊雇獲瘟3∷のパワ〖マネジメントICも胎蝸。Intelのマイクロプロセッサは、遍換借妄が覓くてもよい眷圭は極瓢弄に排富排暗を布げるデジタル排富を蝗っている。それも10mV鎳刨の嘿かい帽疤で排暗を擴告する。Enpirionのパワ〖マネジメントICは、Intelのマイクロプロセッサ脫だけではなく、FPGAのように你排暗帴絡排萎のICを瓢かすために呵努なデジタルPOL排富であり、Stratix 10でもEnpirionのチップと寥み圭わせて蝗う紛茶になっている。
呵稿にセキュリティに簇しても卡れよう。Stratix 10のセキュリティはSDM∈セキュアデバイスマネジャ〖∷で瓷妄する。セキュリティは肩に3つの禱窖で澄瘦する。辦つはセクタ〖ごとに千沮と芭規步を卉す。企つ謄は佰なるタイプの千沮を蝗う。3つ謄はPUF∈Physically Unclonable Function∷怠墻である。FPGAの稱セクタ〖は、コンフィギュレ〖ションとパ〖シャルリコンフィギュレ〖ションの粗に千沮し、セクタ〖粗のセキュリティを澄瘦する。また、驢眶の千沮キ〖を改侍の菇喇攙烯ごとに欄喇できる。毋えば、セクタ〖Aの攙烯ブロックでは、佰なる企つのソ〖スを蝗った千沮ができる。PUF怠墻では、プロセス禱窖のバラつきから欄じる宛眶を網脫して、FPGAデバイスごとに迫極のPUFを積つ。このPUFをFPGAのル〖トキ〖を芭規步する。
笆懼はFPGA嬸尸についてのセキュリティ禱窖であるが、CPUにはARMを蝗うため、ARM TrustZoneをセキュリティゾ〖ンとして網脫している。Stratix 10 FPGA & SoCのESサンプルは2014鉗媽4煌染袋を徒年している。
徊雇獲瘟
1. 28nmのFPGAはインタポ〖ザ網脫でTbpsを悸附、マルチコア柒壟で借妄+豺老脫に (2011/10/26)
2. Intel Custom Foundry EMIB
3. Alteraが光跟唯排富メ〖カ〖のEnpirionを傾箭した妄統とは? (2013/05/17)
