井房ˇ你擦呈ˇ你久銳排蝸のFPGAが界拇に喇墓
4奉、Globalpress Connection肩號のeuroasiaPRESS 2014がシリコンバレ〖で倡かれた。ここ眶鉗、井房ˇ你擦呈FPGAにフィットする輝眷があり、凱びていることを鼠じてきた(徊雇獲瘟1)。Lattice SemiconductorとSilegoは、你擦呈ˇ你久銳排蝸ˇ井房步にこだわりながら、T2M∈タイムツ〖マ〖ケット∷を呵腳妥草瑪に非げている。
哭1 Latticeの積つ3鹼梧の肩蝸瀾墑 iCE40(焊)、MachXOS3(面丙)、ECP5(寶) 叫諾¨Lattice Semiconductor
Latticeは、スピ〖ドと接梢さ∈Speed & Agility∷をモット〖として、眶澆セント甸の井房のiCE40シリ〖ズと、5×15ドル甸のECP5瀾墑、その面粗2×5ドル甸でI/O碰たりの擦呈が呵も你いMachXOS3瀾墑シリ〖ズに蝸を掐れてきた∈哭1∷。≈1ドルにも塔たないFPGA∈iCE40など∷は、帛帽疤で任卿する瀾墑であり、FPGAのマクドナルドと雇えてよい∽と票家CEOのDarin Billerbeck會∈哭2∷は咐う。
哭2 Lattice家CEOのDarin Billerbeck會
海攙、Latticeが券山したFPGAは、光拉墻に呵努步しながら井房步を拜積するECP5瀾墑。10mm∵10mmの井さなプラスチックパッケ〖ジに200笆懼のI/Oピンを芹彌し、8它5000改のLUT∈look up table∷ロジックエレメントとSERDES∈木事誤恃垂∷インタ〖フェ〖スを礁姥している。3.25Gbpsの光廬インタ〖フェ〖スで久銳排蝸は0.25W鎳刨に箭めている。光廬インタ〖フェ〖スとして、LVDSやDDR3、PCI Express、Gigabit Ethernetなどに灤炳し、3.25Gbpsを澄千している。
炳脫としては、スモ〖ルセルなどの啡掠答孟渡脫にデジタルフロントエンドASIC/ASSPのコンパニオンチップとして蝗う。奶慨脫の迫極インタ〖フェ〖スを肋けたり、ベ〖スバンドモデムやアナログフロントエンドのインタ〖フェ〖スなどをLUTなどで侯り叫したりすることで汗侍步できる。デジタルフロントエンドのASIC/ASSPには、DUC/DDC∈digital up conversion / digital down conversion∷や、パワ〖アンプに掐蝸する僑妨を擴嘎するCFR∈Crest Factor Reduction∷などの攙烯を柒壟しているため、ECP5にもそれらに灤炳する攙烯を礁姥している。
プロセスは40nmだが、28nmの戮家瀾墑と孺べて井房にできるという。85kのLUTでは芹俐が詞帽になり呵努步できるためとしている。またDSPも礁姥しており、ビデオコ〖デックやイメ〖ジ慨規借妄プロセッシング怠墻を悸附しやすい。チップサイズは7.0mm∵6.6mmで、Cuピラ〖を妨喇したフリップチップで悸劉する∈哭3∷。Diamondと鈣ぶ倡券ツ〖ルや、IP/リファレンス肋紛ツ〖ル、ハ〖ドウエア倡券ボ〖ドを脫罷している。
哭3 40nmプロセスでも井さなFPGA 叫諾¨Lattice Semiconductor
菇喇材恃のミクストシグナル瀾墑
もう1家のSilegoは、これまでディスクリ〖トや篩潔ロジックなどの嬸墑を彌き垂えるビジネスを乖ってきた。≈海は媽2フェ〖ズに掐った∽と票家マ〖ケティング么碰VPのJohn McDonald會(哭4の焊)は揭べる。潑に票家が蝸を掐れてきたミクストシグナルアレイのGreenPAKシリ〖ズをCMIC∈Configurable Mixed-signal IC¨シ〖ミックと券不∷と嘆燒け、怠墻を侯り木すことのできる瀾墑と疤彌燒けた。
哭4 Silego家マ〖ケティングVPのJohn McDonald會(焊)とマ〖ケティングディレクタのNathan John會
哭5では、プログラマブルな染瞥攣瀾墑を礁姥刨の光い界にFPGA、マイコン、CMICと績した。FPGAはハ〖ドウエアをプログラムで恃えるのに灤して、マイコンはソフトウエアをプログラムすることで恃えるデバイスであり、CMICはマイコンよりも詞帽にハ〖ドで怠墻を極統に恃えられるデバイスと疤彌燒けている。
哭5 Silegoの瀾墑はマイコンよりも詞帽にプログラムできる 叫諾¨Silego
GreenPAKは、稍帶券拉メモリを答塑とするプログラマブルなミクストシグナルICで、倡券ツ〖ルに漿較すると、ほんの眶尸でプログラム菇喇できるという。4ビットあるいは8ビットのマイコンやグル〖ロジック、レベルシフタ〖、リセット慨規、排暗モニタ〖などの怠墻を1チップに烹很する。マイコンの擴告怠墻はステ〖トマシンで悸附する。もちろん、驕丸のディスクリ〖トや篩潔ロジックの礁姥步も材墻である。呵井のICはGreenPAK3∈SLG46110V∷で、ICパッケ〖ジは1.6mm∵1.6mm∵0.55mm(更)の12ピンSTQFNタイプである。
このICにはアナログ嬸墑、デジタルロジック、プログラマブルな芹俐、フレキシブルなI/O、券慷達、稍帶券拉メモリが礁姥されている。これほど井さなプログラマブルデバイスは賂哼しないという。稍帶券拉メモリには你コストにするためOTP∈One time program∷を何脫している。帽擦は、100它改關掐箕で12セント(12邊)と奧い。
これほどまでに井さな嬸墑が澀妥とされる尸填は、ウェアラブル眉瑣やスマ〖トフォンなど、井房步の妥滇が阜しいところである。怠墻として、リセット擴告や排富のシ〖ケンス、バッテリモニタ〖、ウォッチドッグタイマ〖、タイミング慨規券欄達などがある。肋紛ツ〖ルGPAK Designerソフトと繞脫倡券ボ〖ドを脫罷している。
哭6 CMICの卿り懼げはここ1×2鉗締籠している 叫諾¨Silego
このGPAKファミリは4鉗漣に呵介の瀾墑を叫操して笆丸、蕪紛で10帛改叫操を淡峽したという。潑に、2013鉗の叫操眶は4帛2000它改と締籠、卿り懼げも凱びた(哭6)。面柜での雌渾カメラ脫とモバイルタブレット脫に卿れたとしている。0.18µmCMOSプロセスで肋紛、瀾隴はファウンドリに巴完している。
徊雇獲瘟
1. 糠しい輝眷倡麥が材墻になったFPGA度腸、チャンスと都耙が鼎賂(2) (2010/05/19)
