糠しい輝眷倡麥が材墻になったFPGA度腸、チャンスと都耙が駛賂(2)
FPGAビジネスが恃似してきている。漣攙、勢ザイリンクスとアルテラという2動の瓢きを疽拆したが、海攙はロ〖エンド輝眷に糠しい炳脫が叫てきているのを斧ていく。悸はここが糠しい輝眷になっている。
ラティスのショ〖ンˇライリ〖會(寶)とマ〖ケティング么碰VPのダグˇハンタ〖會
しかし、ゲ〖ト憚滔が1它笆布の井さな憚滔でもFPGAとして蝗える炳脫が叫てきた。しかもブレッドボ〖ド洛わりではない。そのまま炳脫瀾墑に蝗えるチップである。毋えば、いわゆるグル〖ロジックや減瓢嬸墑をまとめるという炳脫がある。これまではLSIの礁姥刨を懼げても、減瓢嬸墑やグル〖ロジックなどが荒り、これらが罷嘲と絡きな悸劉燙姥を貍めてきた。減瓢嬸墑そのものは井さいが悸劉した燙姥はそれほど井さくなっていないことが驢い。毋えば鳥鉤やコンデンサを20改悸劉した答饒は眶cm士數に第ぶことがある。せっかく1608や0804といった畝井房の嬸墑を蝗っても悸劉燙姥が井さくならなければ部にもならない。これをわずか1×2mm逞の絡きさの染瞥攣FPGAチップで彌き垂えることができる。ラティスセミコンダクタや、シレゴテクノロジ∈Silego Technology∷はここに絡きな輝眷があると斧ている。
2010鉗の媽1煌染袋におけるラティスの卿り懼げは、2009鉗媽4煌染袋の度烙よりも28%籠の7040它ドルになり、姐網弊は1110它ドルとなった。この卿懼光は、2008鉗のレベル∈6000它ドル∷よりも光い。これは票家の瀾墑里維をハイエンドからロ〖エンドまで升弓く緘齒けていたものをミッドレンジないしロ〖エンドに礁面することに恃えてきたことが琳根した。≈稍斗でユ〖ザ〖がロ〖コストを納滇してロ〖コストˇロ〖エンド睛墑を滇めてきたために、われわれは喇墓した∽と票家光泰刨ソリュ〖ション么碰のVP敷ジェネラルマネジャ〖のショ〖ンˇライリ〖會は咐う。
ラティスはもはや稍斗漣の卿り懼げを畝えた
ラティスはフラッシュメモリ〖を柒壟し、LUT∈ルックアップテ〖ブル∷を答塑帽疤とするFPGAメ〖カ〖だ。痰俐および銅俐の奶慨インフラや、セキュリティと雌渾システムのような緩度脫にはミッドレンジの瀾墑を捏丁する。啡掠怠達や閉窘テレビなど癱欄怠達の詞帽な拇臘を乖うための瀾墑と、グル〖ロジックや減瓢嬸墑をまとめるための瀾墑をロ〖エンド輝眷に羹けている。LUT眶でいえば1它笆布のロジックをロ〖エンドと年盜している。フラッシュメモリ〖は毋えば排灰怠達の排富をオンしたら簍、惟ち懼がるように澀妥なシ〖ケンスや炭吾などを呈羌しておくために蝗う。
毋えば、閉窘テレビやデジタルカメラの炳脫では答塑弄な茶嚨借妄ではなく、怠墻を納裁したり恃えたりするような件收攙烯にFPGAを蝗う。咖輸賴やスクリ〖ンサイズの孺唯などの恃構に你コストで蝗えばそれほど絡きなゲ〖ト眶は妥らず、むしろLUTをベ〖スにしているため詞帽にプログラミングできる。倡券ツ〖ルは光甸咐胳やプログラミング咐胳は妥らない。詞帽なGUIインタ〖フェ〖スを蝗って、茶燙を斧ながら攙烯を肋紛するため、你コストでちょっとした攙烯の恃構ができるという炳脫を晾う。毋えば4000ZEシリ〖ズの瀾墑だと、略怠箕排萎が10μAと你く、瓢侯排暗は1.6Vと你い排暗でも瓢侯するため久銳排蝸を布げることができるため啡掠怠達に羹く。
ICのサイズがわずか4mm逞の64ボ〖ルのBGA 4000ZE
裁えて、排富脫IC、すなわちパワ〖マネジメントIC∈PMICともいう∷もプログラム材墻で、辦忍弄なアナログのDC-DCコンバ〖タをデジタル擴告するためのPMICシリ〖ズ、Power Manger IIもある。毋えば瀾墑686は0.72Vから瓢侯し、605は驢眶の排富レ〖ルをモニタ〖する。インテルのプロセッサチップのように、毋えば1.0から1.2Vまで0.01Vずつ嘿かく排暗を懼げ布げするような炳脫に羹く。またSoCのような絡きなシステムチップでは剩眶の排富を蝗うが、これらの排富レ〖ルをモニタ〖するのにも蝗える。
ラティスはミッドレンジからロ〖エンドまでカバ〖しながらもロ〖エンドに海稿フォ〖カスするという。これに灤して、シレゴ∈Silego∷家はロ〖エンドだけ虐攆弄にフォ〖カスする、2001鉗肋惟の糠督FPGAメ〖カ〖だ。シレゴは、シリコンと灰丁のおもちゃであるレゴを寥み圭わせたSi+Legoから柴家嘆を燒けたように、レゴブロックのように寥み惟てて肋紛できるようなロジック瀾墑を積つ。クロック擴告ICで悸烙のある票家だが、OTP∈One-time programmable∷ROMベ〖スのFPGAシリ〖ズであるGreenPak瀾墑に裁え、メタルマスクでプログラムするGreenSak瀾墑を呵奪リリ〖スした。GreenPakがPROMベ〖スなのに灤して、GreenSakはマスクROMベ〖スという條だ。
GreenPakの攙烯ブロック
鼎にミクストシグナルのゲ〖ト眶の警ないFPGAで、グル〖ロジックやレベルシフタ、排富リセットなどのいわゆるその戮の攙烯をクリ〖ンアップするのに蝗う。10眶改のICや減瓢嬸墑をきれいに室づけて1チップにまとめてしまおう、という炳脫である。プリント答饒攙烯を斧ると、井さなICや減瓢嬸墑が蓋まっている燙姥は捌嘲、ばかにならない。これらをわずか2mm逞のチップでまとめてしまえば怠達の井房步が哭れる。≈8改のレジスタを蝗いたいというような脫龐がよくあり、ここに輝眷がある∽と票家セ〖ルスˇマ〖ケティング么碰VPのジョンˇマクドナルド會∈John McDonald∷は咐う。
GreenPak/Sakシリ〖ズは、ともに光甸プログラミング咐胳は妥らない懼、スクリ〖ンを斧ながら嬸墑を事べて攙烯を菇喇していける∝レゴ≠數及のGUIインタ〖フェ〖スになっている。このため、肋紛が詞帽だ。攙烯の嬸墑攫鼠、儡魯攫鼠を窗喇させたら、シレゴに緘畔せば、メタルマスクのGreen/Sakでさえ、4降粗でシリコンが叫てくるという。
こういった詞帽な肋紛攙烯數及は、8ビットのアナログ攙烯寒很のマイクロコントロ〖ラであるサイプレス家のpSoC瀾墑と票じだ。悸は、ジョンˇマクドナルド會の漣悟は、サイプレスにもサイタイム∈SiTime∷にもいたという。サイタイムのMEMSによるクロック擴告ICもシレゴの頂圭瀾墑だ。
嬸墑をライブラリからドラッグし馮俐すると攙烯を肋紛できるツ〖ル
鼎にコンペティタ瀾墑は8ビットあるいは16ビットのマイコンだろうが、≈マイコンはコントロ〖ラ怠墻に腳爬が彌かれ、拉墻が嘎られている∽とラティスのショ〖ンˇライリ〖會は揭べる。≈ハ〖ドウエア攙烯面看のFPGAの數が拉墻は叫しやすい。しかもマイコンはC咐胳などでコ〖ドを今きアセンブリする澀妥がある∽としている。
