エッジAIの拉墻と排蝸跟唯を鼎に懼げたCadenceのAIコア
Cadenceは、ディ〖プラ〖ニング羹けにニュ〖ラルネットワ〖ク遍換を乖うIPコアにおいて、跟唯よくデ〖タや腳みを粗苞くことで、驕丸と票じ4000改のMAC遍換ユニットで孺べると、拉墻は呵絡4.7擒。排蝸跟唯は2.3擒というAIコアを倡券した。2018鉗瑣には潑年杠狄羹けに欄緩が幌まる。Publitek肩號のメディアイベントで湯らかにした。
Cadenceは、DSPコアで年刪のあったTensilicaを2013鉗4奉に傾箭、笆丸TensilicaのIPを瀾墑ポ〖トフォリオに裁えた。ディ〖プラ〖ニングに蝗うニュ〖ラルネットワ〖クは、ニュ〖ロンのデ〖タと腳みを齒け換し顱し圭わせる姥下遍換∈MAC: Multiply Accumulate∷を答塑とする。跟唯よくMAC遍換を乖い、しかも、決み哈み遍換とプ〖リング遍換では粗苞くことを答塑とする。いかに排蝸跟唯を懼げるかに廄爬が故られている。池漿遍換で年刪のあるNvidiaのチップの久銳排蝸は200Wなどと絡きい。このためクラウドベ〖スでの池漿には羹くが、眉瑣のようなエッジではまだ減け掐れられない。
そこで、エッジでのAIでは、夸俠をベ〖スにするディ〖プラ〖ニング遍換が肩攣に頂われている。Tensilicaが評罷としているDSPは、MAC遍換漓脫のマイクロプロセッサである。ただしこれまでのDSPは32ビット遍換を答塑としており、64ビットの擒籃刨にも灤炳するなど、光籃刨步を郊悸させてきたため、ディ〖プラ〖ニングには羹かなかった。そこでデ〖タも腳みもビット眶を布げ、痰綠な遍換をせずに久銳排蝸を布げるAI羹けのDSPコアが魯叫している(徊雇獲瘟1)。
哭1 Cadence家Tensilica IP嬸嚏瀾墑マネジメント么碰シニアディレクタのLazaar Louis會
海攙、Cadenceが倡券した、Tensilica DNA 100プロセッサIPは、4000改のMACを事べたIPコアで、8ビット遍換を答塑にしたと、票家Tensilica IP嬸嚏瀾墑マネジメント么碰シニアディレクタのLazaar Louis會(哭1)は胳っている。DNAはDeep Neural Network Acceleratorの維である。
裁えて、DNA 100プロセッサでは、スケ〖ラブルな粗苞き紛換エンジン∈Sparse Compute Engine∷により、DNN∈ディ〖プニュ〖ラルネットワ〖ク∷で粗苞く遍換を網脫して、ゼロの捐換のような稍澀妥なタスクを怯近した。この馮蔡、排蝸跟唯を懼げ、遍換翁を猴負できた。ニュ〖ラルネットワ〖クの浩池漿によってネットワ〖クの粗苞き遍換を籠やすことにより、DNA 100プロセッサの粗苞き紛換エンジンで拉墻を呵絡嘎に懼げることができた。これにより、ResNet 50において4K MAC菇喇でおよそ呵絡2,550fps (フレ〖ムレ〖ト)、呵絡3.4TMAC/W (16 nmプロセス) という夸俠拉墻が悸沮でき、DNA 100プロセッサは井さいアレイサイズでスル〖プットを呵絡にすることが材墻となった。
哭2 決み哈みニュ〖ラルネットワ〖クの侯度を辦つのプロセッサIPでこなす 叫諾¨Cadence
このDNA 100プロセッサIPは、決み哈み遍換も、プ〖リング遍換も、尸梧尸けもこのプロセッサをル〖プのように蝗うことで(哭2)、痰綠のない遍換をすることができるようになった。デ〖タと腳み遍換の馮蔡をRAMに光廬に鳴めたり叫したりするための128ビットあるいは256ビットバスを奶してHBM2メモリをつなぐことができる。また、DNA 100プロセッサは、橙磨拉があるため、鼎奶バスNoCを奶して事誤に儡魯することができ、さらに拉墻を橙磨することも推白になる。
悸狠には濕妄弄に4K改のMACを事べ、腳みを35%粗苞き、デ〖タを60%粗苞くことで拉墻を2.3擒に懼げることができるとしている。16nmプロセスを蝗った驕丸のDNNプロセッサが1.5テラMACs/Wであるのに灤して、3.4テラMACs/Wが評られている。
海攙はCaffeフレ〖ムワ〖クを蝗ったが、海稿はTensorFlowやCaffe2などもサポ〖トしていく紛茶で、海攙の8ビットˇ16ビットの翁灰步に灤して、4ビットやバイナリなども浮皮していくとしている。
徊雇獲瘟
1. AIの姥下遍換に井さなDSPを眶紗改事べたIPコアが魯」判眷 (2018/07/06)
