��集：英国株式会社(3)4Gまで�官�可�Δ淵愁侫肇Ε┘¬祇�専��プロセッサ
XMOS Semiconductor社と同様、ブリストルに本拠を構えるIcera社も�~望なファブレスベンチャー企業として�R�`されている。実は、最初の90nmプロセスで出荷したチップを日本のセイコーインスツル（SII）に納め、そのチップを使った3G通信モジュールをSIIがソフトバンクへ納めており、実績が出てきている。
Icera社には、XMOS社におけるDavid May��のようなスーパースターはいないが、創立�vでありCEOのStan Boland��は�櫂侫．屮譽構j(lu┛)�}のBroadcom社をやめてIceraを設立した。同じく、創立�vのひとりでシリコン�\術担当の副社長のSimon KnowlesもBroadcomに�A収される�iのElement 14社の創立�vの�k人であり副社長を��めていた。BroadcomでもFirePath DSPプロセッサの開発リーダーであった。Icera社のコア����である3G通信モジュール向けチップの開発リーダーであるCTOのSteve Allpress��もBroadcomでGSM/EDGE��IPを開発していた経�xがあり、直�ZではToshiba Research LaboratoriesでChief Research Fellowを��めていた。
�~線、無線を問わず通信チップのファブレスの�d、Broadcom出身�vの�Hい�\術�v集団の企業が2002�Q創立のIcera社である。在籍中のスタッフ210�@のうち、80%がエンジニアだという。ブリストル本社では本社機�Δ�R&Dセンター、マーケティングなどを行い、ケンブリッジオフィスでプロトコルスタックなどの開発を行う。ブリストルでのR&D機�Δ�、シリコンの�駘�層やアルゴリズム、スタンダードなどを検討する。
Icera 社のコアコンピタンスは、通信��ベースバンド機�Δ鬟愁侫肇Ε┘△世韻嚢圓Α△い錣罎襯愁侫肇Ε┘¬祇�チップを設��できることである。ソフトウエアだけでベースバンド機�Δ鮗存修垢襪燭�、通信��格が変わっても�t座に�官�できる。��に、3GのW-CDMAから3.5GのHSPA（high speed packet access）あるいは3.9GのLTE（long term evolution）へと変わりつつある今、ハードウエアでモデムチップを設��しようとすると1~2�Qかかる。しかもWiMAXでさえ、進化しつつある。こういった通信��格にハードウエアでいちいち�官�していたのでは�x場に出せるビジネス機会を失ってしまう。ソフトウエアなら、プログラムを変えるだけだから数日で変��(g┛u)できる。
しかし、これまでのソフトウエア無線チップはサイズが�j(lu┛)きいため、価格は高いという�L(f┘ng)点があった。Iceraのソフトウエア無線チップは、��合のソフトウエア無線チップよりも1/4と小さい。しかも、ハードウエアのHSPA��合のチップと比べても半分と小さい。
そこで、Icera社は通信専��のソフトウエア無線プロセッサを開発した。Deep eXecution Processor（DXP）と�}ぶ通信専��プロセッサは、DSPやハードウエア�v路ではなく、マイクロプロセッサ��(sh┫)式でしかも、通信でよく使うモデム機�Δ鬟愁侫肇Ε┘△妊侫襪妨�率良く実行できるように設��している。このため、�駘�層からプロトコルスタック、RTOS、コーディング、ドライバなどをすべてソフトウエアだけで実行できる。ハードウエアのアクセラレーションブロックや別チップのプロトコルスタックプロセッサなどは要らない。このため、��来のASIC的な�}法で設��するチップよりもずっと�]い開発期間で実現できる。「プログラムの�T��などは�~単にできる�屬�、コーディング、デコーディング、イコライゼーション、コリレーションなど通信でよく使うアセンブラルーチンを極めて効率的に最適化を図っている」と同社CTOのSteve Allpress��（�^真3）は言う。
2006�Qに最初に出荷したチップICE8020は90nmプロセスを使っており、性�Δ�HSDPAが3.6Mbps、アップリンクのHSUPAは1.4Mbpsであった。最�Zシリコンが出てきた65nmプロセスの3G通信モジュール��チップICE8040はダウンリンク7.2Mbps、アップリンク5.8Mbpsと性�Ε▲奪廚垢�。2月中旬、スペインのバルセロナで発表されたこのチップの消�J電流は平均0.75mAと少ない。
消�J電流を下げるため、同社はデューティ比の考えを�Dり入れ、デューティサイクル2.56秒のうち、20ms以内に50mAから280mAという�j(lu┛)電流までの送�p信データをやり�Dりする。休�V時の消�J電流は0.15mAと小さいため、デューティ����にわたる平均電流は0.75mAとなる。
最新のICE8040の外形�∨，�、TBGAパッケージで10.5mm角。このLSIは、アナログチップとデジタルチップを�_ねあわせて実�△�SiP（system in package）パッケージに収容している。また、12mm角のPoP（package on package）実�△發△襦�
ユーザーごとにチップの仕様を微��に変えるためのレファレンスデザインボード（�^真4）も販売している。ESPRESSOと�}ばれる開発レファレンスデザインボードには、ベースバンドのほかにシリコンRFやGPSチップも搭載している。このまま使うこともできるし、ユーザーによって機�Δ鮗{加したり、削��(f┫)したり、仕様を変えたりすることがソフトウエアで�~単にできる。このため、ユーザーは開発期間の�]縮ができる。可�Δ淵戞璽好丱鵐表萢�は、EDGE/WCDMA/HSDPA/HSUPA/LTEであり、4Gまでシームレスに開発できる。
今�Q、USBベースのリファレンスデザインEspressoは3�|類、�}に入るようにする。Espresso 200は、USBスティックタイプで、90nmプロセスで作ったICE8020チップに8145PMIC＋RF＋メモリの構成である。PMICはパワーマネジメントIC。
Espresso 300は65nmのICE8040をベースに、ICE8045＋PMIC＋RF＋メモリーの構成でUSBベース開発プラットフォームである。Espresso350はミニPCIexpressタイプで、65nmのICE8040をベースに、スタックトパッケージで実�△垢襦�1Q09に出荷する予定で、消�J電��は30~40mW、実�△靴申j(lu┛)きさは30mm x 20mmを予定している。いずれも、RFIC以外はPoPにスタックしている。
次のマルチモードLTEロードマップでは、Arpeggioというリファレンスデザインを2009�Q初めには出す予定だが、チップのデザインルールは45nm。チップを搭載した通信モジュールの外形�∨，呂海譴泙任涼罎任發辰箸眈�さくなる。今、適切なパッケージを探しているところである。プロセスはすべて��湾のTSMCに依頼している。
