潑礁¨毖柜臭及柴家(3)4Gまで灤炳材墻なソフトウエア痰俐漓脫プロセッサ
XMOS Semiconductor家と票屯、ブリストルに塑凋を菇えるIcera家も銅司なファブレスベンチャ〖措度として廟謄されている。悸は、呵介の90nmプロセスで叫操したチップを泣塑のセイコ〖インスツル∈SII∷に羌め、そのチップを蝗った3G奶慨モジュ〖ルをSIIがソフトバンクへ羌めており、悸烙が叫てきている。
Icera家には、XMOS家におけるDavid May會のようなス〖パ〖スタ〖はいないが、料惟莢でありCEOのStan Boland會は勢ファブレス絡緘のBroadcom家をやめてIceraを肋惟した。票じく、料惟莢のひとりでシリコン禱窖么碰の甥家墓のSimon KnowlesもBroadcomに傾箭される漣のElement 14家の料惟莢の辦客であり甥家墓を壇めていた。BroadcomでもFirePath DSPプロセッサの倡券リ〖ダ〖であった。Icera家のコア瀾墑である3G奶慨モジュ〖ル羹けチップの倡券リ〖ダ〖であるCTOのSteve Allpress會もBroadcomでGSM/EDGE脫IPを倡券していた沸賦があり、木奪ではToshiba Research LaboratoriesでChief Research Fellowを壇めていた。
銅俐、痰俐を啼わず奶慨チップのファブレスの禿、Broadcom叫咳莢の驢い禱窖莢礁媚の措度が2002鉗料惟のIcera家である。哼酪面のスタッフ210嘆のうち、80%がエンジニアだという。ブリストル塑家では塑家怠墻とR&Dセンタ〖、マ〖ケティングなどを乖い、ケンブリッジオフィスでプロトコルスタックなどの倡券を乖う。ブリストルでのR&D怠墻は、シリコンの濕妄霖やアルゴリズム、スタンダ〖ドなどを浮皮する。
Icera 家のコアコンピタンスは、奶慨脫ベ〖スバンド怠墻をソフトウエアだけで乖う、いわゆるソフトウエア痰俐チップを肋紛できることである。ソフトウエアだけでベ〖スバンド怠墻を悸附するため、奶慨憚呈が恃わっても簍郝に灤炳できる。潑に、3GのW-CDMAから3.5GのHSPA∈high speed packet access∷あるいは3.9GのLTE∈long term evolution∷へと恃わりつつある海、ハ〖ドウエアでモデムチップを肋紛しようとすると1~2鉗かかる。しかもWiMAXでさえ、渴步しつつある。こういった奶慨憚呈にハ〖ドウエアでいちいち灤炳していたのでは輝眷に叫せるビジネス怠柴を己ってしまう。ソフトウエアなら、プログラムを恃えるだけだから眶泣で恃構できる。
しかし、これまでのソフトウエア痰俐チップはサイズが絡きいため、擦呈は光いという風爬があった。Iceraのソフトウエア痰俐チップは、頂圭のソフトウエア痰俐チップよりも1/4と井さい。しかも、ハ〖ドウエアのHSPA頂圭のチップと孺べても染尸と井さい。
そこで、Icera家は奶慨漓脫のソフトウエア痰俐プロセッサを倡券した。Deep eXecution Processor∈DXP∷と鈣ぶ奶慨漓脫プロセッサは、DSPやハ〖ドウエア攙烯ではなく、マイクロプロセッサ數及でしかも、奶慨でよく蝗うモデム怠墻をソフトウエアでフルに跟唯紊く悸乖できるように肋紛している。このため、濕妄霖からプロトコルスタック、RTOS、コ〖ディング、ドライバなどをすべてソフトウエアだけで悸乖できる。ハ〖ドウエアのアクセラレ〖ションブロックや侍チップのプロトコルスタックプロセッサなどは妥らない。このため、驕丸のASIC弄な緘恕で肋紛するチップよりもずっと沒い倡券袋粗で悸附できる。≈プログラムの餞賴などは詞帽にできる懼に、コ〖ディング、デコ〖ディング、イコライゼ〖ション、コリレ〖ションなど奶慨でよく蝗うアセンブラル〖チンを端めて跟唯弄に呵努步を哭っている∽と票家CTOのSteve Allpress會∈繼靠3∷は咐う。
2006鉗に呵介に叫操したチップICE8020は90nmプロセスを蝗っており、拉墻はHSDPAが3.6Mbps、アップリンクのHSUPAは1.4Mbpsであった。呵奪シリコンが叫てきた65nmプロセスの3G奶慨モジュ〖ル脫チップICE8040はダウンリンク7.2Mbps、アップリンク5.8Mbpsと拉墻アップする。2奉面杰、スペインのバルセロナで券山されたこのチップの久銳排萎は士堆0.75mAと警ない。
久銳排萎を布げるため、票家はデュ〖ティ孺の雇えを艱り掐れ、デュ〖ティサイクル2.56擅のうち、20ms笆柒に50mAから280mAという絡排萎までの流減慨デ〖タをやり艱りする。蒂賄箕の久銳排萎は0.15mAと井さいため、デュ〖ティ鏈攣にわたる士堆排萎は0.75mAとなる。
呵糠のICE8040の嘲妨潰恕は、TBGAパッケ〖ジで10.5mm逞。このLSIは、アナログチップとデジタルチップを腳ねあわせて悸劉しSiP∈system in package∷パッケ〖ジに箭推している。また、12mm逞のPoP∈package on package∷悸劉もある。
ユ〖ザ〖ごとにチップの慌屯を腮攤に恃えるためのレファレンスデザインボ〖ド∈繼靠4∷も任卿している。ESPRESSOと鈣ばれる倡券レファレンスデザインボ〖ドには、ベ〖スバンドのほかにシリコンRFやGPSチップも烹很している。このまま蝗うこともできるし、ユ〖ザ〖によって怠墻を納裁したり、猴負したり、慌屯を恃えたりすることがソフトウエアで詞帽にできる。このため、ユ〖ザ〖は倡券袋粗の沒教ができる。材墻なベ〖スバンド借妄は、EDGE/WCDMA/HSDPA/HSUPA/LTEであり、4Gまでシ〖ムレスに倡券できる。
海鉗、USBベ〖スのリファレンスデザインEspressoは3鹼梧、緘に掐るようにする。Espresso 200は、USBスティックタイプで、90nmプロセスで侯ったICE8020チップに8145PMIC≤RF≤メモリの菇喇である。PMICはパワ〖マネジメントIC。
Espresso 300は65nmのICE8040をベ〖スに、ICE8045≤PMIC≤RF≤メモリ〖の菇喇でUSBベ〖ス倡券プラットフォ〖ムである。Espresso350はミニPCIexpressタイプで、65nmのICE8040をベ〖スに、スタックトパッケ〖ジで悸劉する。1Q09に叫操する徒年で、久銳排蝸は30~40mW、悸劉した絡きさは30mm x 20mmを徒年している。いずれも、RFIC笆嘲はPoPにスタックしている。
肌のマルチモ〖ドLTEロ〖ドマップでは、Arpeggioというリファレンスデザインを2009鉗介めには叫す徒年だが、チップのデザインル〖ルは45nm。チップを烹很した奶慨モジュ〖ルの嘲妨潰恕はこれまでの面でもっとも井さくなる。海、努磊なパッケ〖ジを玫しているところである。プロセスはすべて駱涎のTSMCに巴完している。
