SEEDAはロンドンの�ｼ�辺の地区、SEはスコットランド、EEDAはケンブリッジを中心とする東地区、SWRDAはブリストルを中心とする地域、である（図4）。

これらの4つの地域の中から、ベンチャー企業の��例を、�､�ら東へブリストル、バース、サーエンセスタ、アビントン、ケンブリッジの順で紹介していく。����的には、XMOS Semiconductor社、Icera社、PicoChip Designs社、Innovision Research & Technology社、Toumaz Technology社、DisplayLink社、CamSemi社を採り�屬欧襦�いずれも�擇泙譴憧屬發覆ぅ戰鵐船磧爾能�来性のある企業ばかりだ。彼らのグローバルなものの考えが日本企業にとって�jきな影�xを及ぼすことになろう。

��来性�lかな並�`プロセッサXcore
XMOS Semiconductor社は、ブリストルを代表するベンチャー企業である。創業�vの�k人であるDavid May��は、今でもブリストル�j学教�bであり、かつての�@門企業Inmos社で並�`コンピュータチップのトランスピュータを開発指導してきた先端のエンジニアだ。最�Z、��Electronic Engineering Times誌創刊35周�Q記念企画の「今後期待される35の人、場所、もの」において、人の�靆腓覇Dり�屬欧蕕譴�6人のうちの1人に�屬�っている。ちなみに他の5人はゴア元副�j統�襦�iPhone・iTouchなどの発���vの�k人Tony Fadell��などである。

XMOS社は、C言語でプログラムし、HDL（ハードウエア記述言語）には変換しない、というフロー�_��のアーキテクチャを�eち、加えてマルチスレッドの32ビットマイクロプロセッサを開発しているベンチャーである。ポピュラーなC言語を使えるということで、Software Defined Radio（ソフトウエア無線）をもじってSoftware Defined Siliconと称していたが、その中身については�o開していなかったようだ。昨�Q12月に日本で記�v会見を開き、日本のメディアのいくつかが90nmプロセスで作った����XcoreをSoftware Defined Siliconとして紹介していたが、どのメディアも中身は何も伝えていない。

今�vの�D材で��らかになったことは、マルチスレッドのプロセッサであり、並�`動作を実行させるためのスケジューリングに工夫していることや、マルチコア化への拡張性も優れていること、C言語でのソフトウエアでフローチャートに�pって命令を実行するような「流れ」を主��とする�擬阿任△襪燭瓠▲好肇蝓璽潺鵐綾萢�に向いている、というような機�ε�な��長もある。加えて、実行したいアルゴリズムをFPGAやDSPではなく、マルチスレッドすなわちALUはわずか1個しか�eたないプロセッサで実現するため、チップ�C積が小さい、すなわち価格が�Wい、という��徴もある。このため場合によってはDSPやFGPAを�~�dする可��性もあるため、��来へのインパクトはかなり�jきい。

EE Times誌が��来の35テーマの�kつとして、David May��を採り�屬欧燭里蓮△海離廛蹈札奪気��瓦垢觸�来性を�Aったからである。すなわち並�`処理可�Δ�、消�J電��が低く、小さくて�Wい32ビットプロセッサチップを開発したことによって、��来性が�科�あることにつながっている。

C言語で設��できるストリーミング応��
「Xcoreは、同じC言語でもFPGAのようにハードウエア記述言語であるVHDLやVerilogなどには��く変換しないため、プログラムをいくら変えてもVHDLなどへは��く影�xを及ぼさない。ハードウエア記述言語だと、小さな�霾�を書きなおしてもほかの�霾�にも影�xを及ぼす。基本的にはチップ���陲鮟颪�直してしまうことが�Hい。XcoreはマイクロプロセッサをベースにしてCのプログラミング言語で書くため、プログラミング言語が直接、命令セットに変換される。他の�霾�への影�xは��くない。書き直しが�~単で、効率が��常に良い。だからいくらでも書き換えが容易にできる」と同社マーケティング担当�峙乕�社長のRichard Terrill��は言う。

「�k�気�FPGAでは、ブール代数へ変換し�b理合成する��要があり、プログラマブルとはいえハードウエア言語へ変換しているため、書き換えに時間がかかる。マイクロブレーンやNiosといったFPGAメーカーのプロセッサコアは�jきすぎてマイクロプロセッサとはいえない」、とかつてFPGAメーカーに在籍していた同��は�}のうちをよく�瑤蠅弔�している。

この32ビットRISCプロセッサコアはC言語だけでプログラムするソフトウエアのフローを�eつため、プログラムの変��は�~単だ。When、If、Thenの基本的なプログラム構文をそのまま命令セットに変換しプログラムを実行できるため、アセンブラにコンパイルする仕�気皀離ぅ泪鷏燭離灰鵐團紂璽燭比�く同じにプログラムできる。C言語のプログラムの経�xのある人間なら、誰でもマイクロプロセッサで電子�v路を実現できる。

8スレッド管理するスケジューラがキモ
Xcoreは8個のタスクを同時に実行する8スレッドのマイクロプロセッサである。外�陲�らは8個のマイクロプロセッサが働いているように見えるが、�駘�的には1個のALUだけしか�eたないため、チップ�C積は小さいというわけだ。しかもマルチコアへの拡張も容易だとしている。デュアルコアであれば16個のスレッドが動くことになる。

並�`処理をつかさどる機�Δ�ハードウエアスケジューラで、8個の異なるスレッドを管理している。ハードウエアスケジューラはソフトウエアのOSのようなものに�Zい。しかもイベントドリブン�擬阿妊好譽奪匹魎浜�している。この�擬阿世�、もし条�Pが要求されない場合には、プロセッサは動かない。だから消�J電��はその分食わない。

スレッドはある��まった時刻ごとに待つ。例えばスレッド1は2クロック後まで動作しなくてもいいと、スケジューラが管理する。スケジューラは常にタイマーを監��していて、その��まった時間にスレッドが動作しなければ、次のスレッドを動かすように�任�。

たとえば、32ビットデータを流すイーサネットでは、�k度に4ビット分を動作させる。32ビットワードでは�Qワードに�瓦靴�8個のトランザクションを処理する。I/Oピンでは、32ビットデータが入ってくると、シリアルデータをパラレルに変換して、4バイトデータに作り直す。スケジューラはイーサネットパケットが入ってきたと認識し、その後ビデオデータが入ってくると、ビデオ処理��のスレッドが��き出し処理を開始する。つまり、ビデオというイベントがやってきて初めて動作するため、イベントドリブン�擬阿扉}んでいる。それまでビデオ処理��のスレッドはそれまでの間寝ているため、消�J電��は食わない。

このプロセッサコアに�瓦靴董⇔磴┐弌�FPGAで同じ機�Δ鮗存修靴茲Δ箸垢襪�、イーサネットやタイマーなどを、ハードウエアとしてチップに集積するため、チップ�C積が�jきくなる。これに�瓦靴�、Xcoreはあくまでもプログラム�}順に��ってソフトウエアを流していくため、チップ�C積はALUという演�Q�霾�だけで済む。Xcoreプロセッサコアで�_要なのは、スケジューリングに�_点を��いていることだ。どれだけの処理をスレッドに切り出して処理するか、がノウハウになっている。

チップはわずか2ドル
�kつのコアをタイルと�}んでいるが、タイルの性�Δ�8スレッドの動作、400MHzのクロックで最�j400MIPSである。プロセッサコア1個でマルチスレッドアーキテクチャをとっているため、チップ�C積はかなり小さいと思われるが、残念ながらチップ�C積は��らかにしなかった。この8スレッドの1タイルのチップ単価は量�巤にわずか2ドルで販売する予定だという。

アルゴリズムによってはDSPで処理する�気��]いかもしれない。しかし、「DSPは25ドルもする。設��する機�_によっては�Wい価格帯のDSPとXcoreを組み合わせて使うのも�}である��」とTerrill��は言う。応��によっては積和演�Qが��ずしも高�]だとは限らない。FPGAはDSPよりももっと高い。電子����のライフスパンを考えると、FPGAは����が変わればFPGAもはじめから変えなければならない。Xcoreだと、リコンパイルだけですむ。

応��としては、フラットパネルディスプレイ（FPD）、セットトップボックス、デジタルオーディオなどがある。FPDではLCDのバックライトを調�Dして��度を変えても色味が変わらないように調�Dする、あるいは独�Oの仕様にディスプレイを変えてしまい差別化を図る、といった応��があるという。セットトップボックスでは、ﾅ星放送テレビ、ケーブルテレビ、通信放送テレビ、地���Sテレビ、デジタルビデオカメラなど、ソースが違えば色合いなどの映�気�微��に違ってくる。プログラマブルだから何にでも変えることができる。

ソフトウエアの流れに�pったXcoreの処理はストリーミングなどのオーディオ応��にはうってつけである。というのは、オーディオストリーミングはクロックとぴったり同期しなければならず、�}順から外れることは��されないからである。

その他、��格がまだ定まっていないような応��には��に威��を発ｧする。どのような��格であれ、あらかじめプログラムしておくだけでどの�擬阿砲皀泪奪舛垢襪海箸�できることがこのチップの�咾澆任△�。

マルチコアから新ビジネスモデルまでフレキシブル
現在、1コアのタイルだけではなく、2コア、4コア、16コアのチップを設��している。16コアだと、400MHz×16で、6400MIPSにもなる。もちろん、ハイエンドの応��である。マルチコア�擬阿任△蹐Δ�、��ずマルチスレッドを使うため、単純な�Xけ�Qで性�Δ朗�まる。

チップサイズは��らかにしないが、チップを封入するパッケージサイズは、4コアデバイスが10mm角、1コアデバイスは5mm角になる。最初に量��するチップは4コアデバイスになるという。

最初はチップを電子機�_メーカーに売るが、後にチップセットとして供給したり、マルチチップモジュールとして供給することも考えている。ワイヤレスへの応��では、RF�v路やアナログ�v路とこの65nmで設��しているプロセッサとはデザインルールが違いすぎるためだとしている。��来は、IPとして半導��メーカーや機�_メーカーに販売することも��野に入れているという。

90nmで設��した試作��はすでに2007�Q12月に日本で記�v会見を開きデモしたが、65nmの量������は、��2四半期には発売する予定だという。同社は株式をまだ�崗譴靴討い覆ぁ�