開所式には福�K県����の麻�敕���まで�~けつけ、挨拶をするという�Xの入れ�気澄Ｊ＜K県はLSI半導��開発の�_要性を認識しており、これから5�Q、10�Qのちにも確実に発�tできる�噞として半導��を位����けている。福�K県内のシステムLSI関連企業はプロジェクト開始時には21社しかなかったが、161社にまで膨らんだ。このため中小企業でさえも半導��チップを開発できるように今�vのLSI開発試作センターを作った。まだ企業化していないような�擇泙譴燭討離戰鵐船磧爾�ら見ると、このセンターはインキュベーションセンターとしても使える。

半導��の��加価値は微細化プロセスから、賢い設��、賢いアルゴリズムや��加価値の高い材料へとスマイリングカーブの両端へと�，辰討い襦�このデザインセンターは、いわば賢いアイデアを�左讐修垢襪燭瓩猟_要な施設になる。����的にはLSI設��ブースが8室、実�∪濕�ブースが2室ある。

LSI設��ツールは、NECシステムテクノロジーが提供する、C言語ベースのSystemCで設��できるCyberWorkBenchをはじめ、約40�|類もの�Y��的なツールが�△┐蕕譴討い襦�しかも開発期間を�]縮できるツールも�l富だ。��来ならハードウエア設��が終わってからソフトウエア開発を始めていたが、VaST System Technologyの提供するComet Arch.Seatを使えばハードウエアの設��を待たずにソフトウエアの開発ができる。VaSTの提供する、ARMやSHのプロセッサコアモデルや�Q�|のライブラリモデルを使い、C言語でのLSIの動作記述設��ができたらすぐに、ハード設��が出来ているという�i提でソフトウエア開発も始める。�駘�設��が終わるころまでに終了し、ハードとソフトの協調設��ができる。�駘�設��に関しては、SynopsysのDesign CompilerやIC Compilerをベースに配��配線からタイミングシミュレーションに至る�駘�設��が可�Δ任△襦�もちろん、ケーデンスのVirtuoso�駘�設��ツールや、メンターのOPCツールのCalibreなどのツールも揃っている。

設��が終わると、実際の試作に�，靴��b理設���v路がシリコン�屬肺�しく動くかどうかの検証が��要になる。すぐさま専��ICを��こす�iにFPGAやStructured ASICで動作を確認する。このセンターでは、配線のビア1層だけでカスタマイズできるASICである、eASICのデバイスを使う。これは、電子ビーム露光によるマスクレスのカスタマイズ�}法であり、富士通マイクロエレクトロニクス／イー・シャトルのグループが電子ビーム����で加工する。RTLレベルのデータをeASICのデバイスに作り込む。センターにおける�Q�|のツールでは65nmプロセスまで�官�できる。

さらに、出来たチップをパッケージに収容する場合の最先端パッケージも使える�屐�3次元実�△皀轡潺絅譟璽轡腑鵑任�る。長瀬電子サービスの提供する3次元実�△離┘鵐肇蝓爾粤X、応��、電磁�cなどの解析を行い、インターポーザーを含めたワイヤーボンドかTSVか、など最適なパッケージの設��ができる。完成した半導��ICの��性を�Rる�R定�_はアドバンテストやアジレント、テクトロニクスなどが提供する。

麻������は、このLSI設��センターの����により、半導��関係企業の数を現在の161社から、数�Q以内に300社にまで�\やしたいと�T気込んでいる。そのためには、デザインセンターを拡充する、ファウンドリを�}び込む、シャトルサービスを�}び込む、などさまざまな可��性が開けている。