これまで富士通マイクロエレクトロニクスのグループは、EB露光によるASIC設��・���]を進めてきた。光露光といえども65nm以下のデザインルールとなるとマスクセットが設���Jも含めて2~3億��と��常に高価になってきた。EB露光はマスクセットがいらないため、65nm以下のASICのリソグラフィ�\術としてEB露光ビジネスを始めてきた。しかし、EB露光は1�vのウェーハ露光に8~10時間もかかることがあり、スループット向�屬�最優先課��だった。

かつてのEB露光機は可変�D形ビーム（VSB）と�}ばれる��(sh┫)法で、どのようなパターンも�Wいていた。これは、電子銃からのビームを矩形にするための��1アパーチャ、パターンを�Wくための��2アパーチャ、を使ってフレキシブルにどのような図形も�Wけた。しかし、LSI�屬��v路パターンすべてを�Wくととてつもない時間がかかってしまう。そこで、SRAMやレジスタなど繰り返し同じようなパターンには最初からキャラクタとしてパターンを、��2アパーチャに作り込んでしまうという�霾��k括露光という��(sh┫)法を使っていた。これで5倍��度にはスループットは�屬�ったが、これでもまだ不�科�。

今�v、富士通グループが組むD2S社はDFEB（Design for Electron Beam）と�}ぶ?j┼n)?sh┫)法を使い、キャラクタパターンを数�Hく作っておく��(sh┫)法である。セルライブラリからできるだけ�Hくのキャラクタを�iもって作っておく。ライブラリとキャラクタとのマッピング作業が��要となる。これは、�b理設��が終わりRTLレベルに落とす?ji└)iの�b理合成ツールに、セルライブラリ情報を覚えさせておく。そのようにするとどのような�v路のASICにも使うことができる。EBに最適化したライブラリを�H数���Tすることで、ランダムパターンの図形数を��(f┫)らせ、�T果的に����のショット数を��(f┫)らすことができる。これでスループットは現�Xの5倍��度に�屬�る。これで0.5ウェーハ/時までアップする。

今�vの�\術を使えば、65nmチップの開発コストはこれまでより半��(f┫)できるとしている。

イー・シャトルの代表�D締役社長、土川春穂��(hu━)によると、2010�Qには露光機の細かい����改良によってスループットをさらに�屬押�10倍��度の1ウェーハ/時に�屬欧討い���画だ。さらにマルチコラムセル、マルチビーム�\術により、2012�Qには2��/時へと�屬欧討い�、2014�Qには5��/時を�`�Yに��いている。

�盜�ASICメーカーのeASIC社は配線ビアだけでカスタマイズするASICを?y┐n)���化しており、富士通マイクロとイー・シャトルのEB露光機を使っている。富士通マイクロエレクトロニクス���_工場の300mmウェーハ��2工場にアドバンテスト��EB露光����F3000を2��設��している。