図1　�噞�\術総合研�|所の理��長兼CEOの石��和�}��

半導��IC�\術は微細化がほぼ�Vまっている。最小線幅は12nm��度まで来た。高NA EUV����（参考�@料1）をもってしても10nm��度がやっと。これが2nmプロセスノードと称されている。すなわち、3nm、2nmといっても実際の配線幅は12nm、10nmで�Vまっているのである。実際の�∨，函▲廛蹈札好痢璽匹伶}び�@は完��に乖�`しているため、プロセスノードは誤解を�}びやすい�@称となっている。

3nmや2nmのプロセスノードという先端ICは、配線構�]やトランジスタ構�]をフルに3次元����することで、配線幅と間隔をさほど微細にしなくても集積度、つまり単位�C積当たりのトランジスタ数を�\やすことができる。これがDTCO（Design Technology Co-Optimization）、あるいはエリアスケーリング、デンシティスケーリングと�}ばれる�\術だ。配線幅と間隔がほぼ実�∨，汎韻犬任△覿\術をレガシープロセスと�}んでいるが、配線幅/間隔を見る限り先端プロセスノードのICと比べて、さほど�jきな差はない。

ただし、DTCOの��要のない�\術を仮にレガシープロセスと�}ぶことにして�Bを��けると、4月に設立されたOpenSUSIが扱うのは、マーケットが�l富なレガシープロセスの半導��であり、ロングテール����向けにASIC（アナログやデジタル�v路を中心に設��されたハードウエアIC）やSoC（CPUなどのプロセッサを中心にソフトウエアも含めたIC）などを開発するためのサポートを行う。

しかも半導��ビジネスで�_要なマーケティングが弱い日本企業を�мqするという役割も�eつ。このため実際には、半導��ユーザーと共同で����仕様を議�b、ASICやSoCを設��しPoC（実証実�x）までを�мqする。ASICやSoCは、半導��ユーザーがライバル企業と差別化するための半導��ICであるため、世�cを相�}に戦うシステム顧客には�Lかせないコア�\術となる。だからこそGoogleやAmazon、Meta、Apple、Nokia、Ericsson、Keysightなどはライバルと差をつけるために�O社設��しているのだ。

Googleは、�Oらが�}配師となり、半導��ユーザーの欲しいチップを設��するファブレスのefabless社、それを���]するファウンドリSkywater社（130nmと90nmプロセス）を紹介するという仕組みを作っている。OpenSUSIはこれとよく�瑤浸伝箸澆鮖箸ぁ�AIST Solutionsがユーザー企業の求めるICの設��を�мqする。設��を依頼するのは、東�B�j学のシステムデザイン研�|センター（旧VDEC：�j��模集積システム設��教育研�|センター）。オープンソースの設��環境を�eっているからだという。���]は国内のレガシー半導��を���]するファブを使う。�旟研の先端半導��研�|センターが運営する300mmウェーハ処理のクリーンルームも使える。

Googleは、サポートする顧客のICの実現にMPW（Multi-Project Wafer）を使い、複数の顧客のICチップを�kつのウェーハで処理している。顧客はICチップを�W価で�}に入れることができる。東�jでもMPWサービスをさらに進め、異なる顧客ではなく異なるIPを集積したMPWウェーハを設��してきた実績がある。

日本ではITが極めて��れているため、ITを�}�Xける企業の�Hくは世�cと��争せず日本の顧客にサービスを提供するだけにとどまっており、半導��ICを�O社開発したいという総合電機メーカーはほぼいない。�Hくが�x販��で間に合うと見ている。しかし、これでは日本語ベースのITシステムを日本でも作ったことにすぎず、世�cに�{いつくだけであり、�{い越すことはできない。

�k�気如∪つcと��争したいという�\術を�eつスタートアップが出現していることも��実である。このようなスタートアップ企業は世�cとの差別化に独�Oチップが欲しいはず。しかし、2nmや3nmといったプロセスノードは��要ない、という顧客は確実にいる。AIST Solutionsはこういった顧客開��に乗り出し�мqする。OpenSUSIは、「レガシーファブを�W����するユーザーとデマンドの発�E」を�Y榜している。

参考�@料
1. 「高NA EUVリソグラフィ������1�､�Intelオレゴン工場に導入、組み立てた」、セミコンポータル (2024/04/19)