図1　レゾナックのエコシステムにオーク��作所が参加、先端パッケージ工��が完成（左3�@がオーク、��2�@がレゾナックの�Qチーム

レゾナックは、素材メーカーの昭和電工とコンパウンドメーカーの日立化成工業が合��してできた会社（参考�@料1）。素材メーカーだけでは、半導��パッケージのある工��に使われるとしてもその�i後の工��でどのような��性が要求されるのかが見えない。このため、素材プラスコンパウンドメーカーが合��して、次の工��までは見えるようにした。しかし、それでもパッケージの��工��への要求が見えないため、材料・化学メーカーを中心に��工��のエコシステムを構築した。これがJointプログラムである。

Joint 1は、レゾナックの投�@だけで��い、主にFO-WLP（Fan-out Wafer Level Packaging）やPLP（Panel Level Packaging）を開発していたが、Joint 2では2.5Dや3D、チップレットを�W(w┌ng)��した先端パッケージを開発できるような���Uになっている。Joint 2ではNEDOの�@金も����している。ただ、先端パッケージに��要な2µm、3µm配線を加工できるリソグラフィメーカーが参加していなかった。

今�v参加したオーク��作所は、プリント�v路基��向けのリソグラフィ����を開発してきた。その光源となる�噞��ランプやエキシマランプなどを扱うランプ��業�陲發△襦�ここではステッパや直接�W画����も���]している。

2.5Dや3Dパッケージとなると、シリコンや�~機材料のインターポーザが求められる。その場合のサブストレート基��やインターポーザには2µm、3µm線幅の�W定したリソグラフィが��要になる。ICパッケージに使うプリント�v路基��はもはや、かつてのような100µmレベルでスクリーン印刷を�W(w┌ng)��したパターニングではない。半導���i工��で使われてきたフォトリソグラフィ工��でのパターニングが��要になってくる。

先端パッケージ�\術で最も�j(lu┛)きな変化は、基��のサブストレートの�j(lu┛)きさに関係なく���]できることだ。これまでのステッパでは、レチクルサイズと歩�里泙蠅留惇xで、サイズが��まり、それ以�崕j(lu┛)きくできなかった。しかし、今は例えばニューラルネットワークモデルを�W(w┌ng)��するAIチップで見られるように、チップの�j(lu┛)きさには�U限がなくなってきた。

しかもAIは、これまでの専��AIから�@��AIへと�々圓靴討�り、�@��AIに�Zい�收�AIへの要求が��到している。�收�AIは�j(lu┛)��模言語モデルという巨�j(lu┛)なソフトウエアモデルを�W(w┌ng)��しており、それを�]時間で処理するために、できるだけコンピューティング�ξ�を�屬欧襪海箸�求められている。例えば、��来のコンピューティング�ξ�なら学�{演�Qに300日もかかる巨�j(lu┛)なソフトウエアモデルはあきらめてきたソフトウエアエンジニアが�Hい。しかし、�@��AIを�`指すエンジニアはもっとコンピューティング�ξ�が欲しい。

今�QになってAMDが発表したMI300という����は、2.5D/3Dを�W(w┌ng)��した先端パッケージ�\術で��作されている。その�j(lu┛)きさは7cm角ほどもある。しかし現在のリソグラフィでは、そのパターン配線を加工することが�Mしかった。

オークが提供する直接�W画のリソグラフィ����を使えば、AMDのMI300よりももっと�j(lu┛)きなIC����でさえも���]できる。しかもAIで使うニューラルネットワークモデルでは、歩�里泙蠅箸い���念がない。例えばウェーハスケール集積�v路を���]し、その21.5cm角（300mmウェーハから1個�Dり）のチップを設��しているファブレスのCerebras社は、そのチップを歩�里泙�100%だ、と表現する。ニューラルネットワークではそのネットワーク内の配線が数本切れようが�T果にそう�j(lu┛)差はない。しかも�U御�v路�霾�の配線が切れたり不良だったりする場合に�△┐董¶N長的に配線のリペア�v路を集積している。

オークの提供する直�Wシステムは、配線パターンのCADデータからフォトマスクを経ずに直接露光する。マスクレスである。����は、光源を�w定しており、プロジェクタDMD（Digital Mirror Device）デバイスに使われているような複数のデジタルマイクロミラーを�W(w┌ng)��することで光の向きを変える。エリアごとに複数のマイクロミラーの向きを変えることで�W画される光の露光�C積と場所を変えることができる。シリコンインターポーザの配線パターンを形成する。

�收�AIは高いコンピューティング�ξ�を要求するため、AIチップはますます�j(lu┛)型化する。2.5D/3D-ICパッケージは�收�AIに向いた�\術でもある。�收�AIチップに向け、オーク��作所の先端パッケージ��の露光����は�j(lu┛)化けする可��性はある。今後、�C積の�U約のないパッケージが可�Δ砲覆蝓��收�AIチップの開発が加�]しそうである。

参考�@料
1. 「レゾナックが�Oらコンソーシアムを組�E化する理�y(t┓ng)とは」、セミコンポータル(2023/05/25)