Samsungのファウンドリ禍度、黎眉から喇較ノ〖ド、パッケ〖ジングまで橙絡(luò)
Samsungがファウンドリ嬸嚏の塑呈弄な肋惟を券山した2018鉗∈徊雇獲瘟1∷から4鉗沸ち、票家は腮嘿步だけから喇較プロセスにも蝸を掐れ幌めた。10奉18泣旁柒で倡號(hào)されたSFF∈Samsung Foundry Forum∷2022では∈哭1∷、1.4nmノ〖ドまでロ〖ドマップを閃いただけではなく、3nmノ〖ドからGAAFETを何脫、喇較ノ〖ドにも度壇橙絡(luò)、黎眉パッケ〖ジングまで緘を弓げている。
哭1 泣塑で倡號(hào)されたSFF 2022 叫諾¨Samsung
SamsungがTSMCと票屯、黎眉から喇較ノ〖ドや黎眉パッケ〖ジングまで蝸を掐れるようになったのは、TSMCを罷急したからだ。染瞥攣の腮嘿步禱窖は窗鏈に賄まっていることもSamsungは湯らかにした。TSMCと票屯、俐升ˇ俐粗持のスケ〖リングから燙姥スケ〖リングへと啪垂したDTCO∈Design Technology Co-Optimization∷烯俐で、5nmプロセス陵碰から3nmプロセス陵碰、そして1.4nmプロセス陵碰へと燙姥スケ〖リングを渴めている。俐升ˇ俐粗持のラインスケ〖リングは賄まっているため、驕丸のラインスケ〖リングを?qū)櫎筏坷^ノ〖ドにも蝸を掐れていく。
セミコンポ〖タルがすでに、柴鎊嘎年のFree Webinar≈TSMC甫墊∽∈徊雇獲瘟2∷で揭べてきたように、黎眉染瞥攣チップの呵井俐升は14×15nmで賄まっている。ラインスケ〖リングから燙姥スケ〖リングへと黎眉禱窖がシフトしたように、トランジスタ嬸尸はFinFETやGAA∈ゲ〖トオ〖ルアラウンド∷FETのように3肌傅菇隴のFETを網(wǎng)脫し、芹俐嬸尸は2肌傅の芹俐から3肌傅の驢霖芹俐を網(wǎng)脫して、チップ燙姥を井さくする。そのためにはこれまで侯喇してきたスタンダ〖ドセルライブラリやIPのハ〖ドウエア攙烯∈マスク叫蝸デ〖タ∷を侯り木さなければならない。そのためにDTCOではデザインハウスやデザインセンタ〖が風(fēng)かせない。
TSMCは、勢(shì)柜や駱涎だけではなく、泣塑にもみなとみらいにデザインセンタ〖を2鉗漣に倡肋し、海鉗は絡(luò)哄にも倡肋する。これに灤してSamsungはDSP∈Design Service Partnership∷と鈣ぶデザインセンタ〖とのパ〖トナ〖シップを馮んでいる。デザインセンタ〖のパ〖トナ〖は、ファウンドリ供眷のある躥柜や勢(shì)柜だけではなくインドにも積っているという。ただし、泣塑にデザインセンタ〖を侯るかどうかについてはオプションの辦つにはあるが、瘋めてはいない、と批えている。
TSMCを撅にライバルとして罷急しているSamsungは、黎奉勢(shì)柜で倡號(hào)されたSFFにおいて券山したように1.4nmプロセス陵碰のロ〖ドマップを閃いたことなどからもわかる。さらに、3nmプロセスノ〖ドからGAA菇隴のFETを何脫、その翁緩を潔灑したことや、賈很脫染瞥攣稍顱で湯らかになったように喇較プロセスノ〖ドもサ〖ビス捏丁することも∈哭2∷鏈てTSMCを罷急した里維である。
哭2 喇較プロセスも緘齒け、海稿黎眉ノ〖ドへシフトする紛茶 叫諾¨Samsung
ただし、いくら黎眉プロセスノ〖ド陵碰のロ〖ドマップを閃いても、ファウンドリによるウェ〖ハ擦呈が7nmあたりから締懼競(jìng)している附覺(jué)で、蔡たしてどれだけ杠狄が擦呈懼競(jìng)を減け掐れるかどうか、で黎眉ノ〖ドの渴鷗が瘋まる。スタンダ〖ドセルやハ〖ドIPの侯り木しをプロセスノ〖ドごとに侯り木さなければならない燙姥スケ〖リングでは、コストアップは閏けられない疥まで丸ている。
黎眉パッケ〖ジを倡券するモチベ〖ションもやはりシステムの光礁姥步にある。ハ〖ドウエアとは海や染瞥攣ICチップのことであるから、システムの光礁姥步は染瞥攣の光礁姥步を罷蹋する。Samsungはチップサイズの嘎腸を瘋めるレチクルサイズを仆撬できる禱窖として黎眉パッケ〖ジ禱窖を斧ている。
徊雇獲瘟
1. ≈ファウンドリ2家が喇墓里維を胳る×Samsung試∽、セミコンポ〖タル (2018/09/14)
2. ≈≮瓢茶≯TSMC甫墊〜柴鎊嘎年Free Webinar∈9/28∷∽、セミコンポ〖タル (2022/10/04)
