Semiconductor Portal

» セミコンポータルによる分析 » 噞分析

ICパッケージのダイ同士の配線をY化する団UCIeが始動

半導パッケージ内で複数のチップレットを接して、広いバンド幅や]い、低い消J電などを実現するためのY化団UCIe(Universal Chiplet Interconnect Express)が発Bした。加入企業にはTSMC、ASE、AMD、Intel、Arm、Google Cloud、Meta(旧Facebook)、Microsoft、Qualcomm、Samsung。ダイ間の配線をY化し、異なる半導メーカーからのIPやチップレットを集積し独OのSoCを設できるようにする。

CHIPS modularity targets the enabling a wide range of custom solutions / DARPA

図1 1パッケージ内にダイ(チップ)やチップレットを集積 出Z:DARPA


さまざまなダイやチップレット、IPコアなどを1パッケージ内で集積する場合の配線をY化していなければ、使いにくい。そこで、配線そのものの駘層やプロトコルスタック、ソフトウエアモデル、基となるテスト法などをY化し、ICパッケージ噞を発にするという狙いがある。すでにUCIe1.0格を定めた。さまざまなベンダーのダイやチップレットを使って、独Oの専SoCを作ることができる。

この発[は、子供のおもちゃの「レゴ」を使って独Oのモノを作るようなもの。レゴは陲髪陲離汽ぅ困反爾気鮑Y化しているため、さまざまなブロックを組み合わせて、子供独Oのモノを実現できる。UCIe格は、レゴのようにサイズと深さを統kしようという狙い。ICパッケージ内でのダイやチップレットの駘サイズや通信プロトコル(約Jのまり)などをY化することで、誰でもO分の作りたいICを実現できるようになる。

チップレットのオープンなエコシステムのコンソーシアムが業cのY化格を作ることで、独Oの高集積ICやSIP(System in Package)を推進できるようになる。UCIe 1.0格は、すでにダイ同士のI/O駘層や、ダイ間の通信プロトコル、ソフトウエアスタックを定めている。ソフトウエアスタックは、業cYのPCIe(PCI Express)やCXL(Compute Express Link)格をパッケージ内で使えるようにするためのソフト。UCIe 1.0のスペックをUCIe 会^は入}(ウェブからダウンロード)できる。

このコンソーシアムはオープンなY化団としての法人化を申个靴討い襦今Q後半に法人化できることを見越して、すでに次の格作りを始めている。次は、チップレットのフォームファクタ(形Xやサイズ)や管理関係、セキュリティなど要なプロトコルを定Iしていく。

(2022/03/04)
ごT見・ご感[
麼嫋岌幃学庁医 忽恢娼瞳岱鷹壓濆杰| 涙鷹繁曇富絃消消嶄猟忖鳥| 冉巖忝栽丕坩敢弼| 析巷肇貧萎議怜朔扮高| 忽恢谷頭壓濘| 97消繁繁恂繁繁曇繁繁螺娼瞳| 房99犯娼瞳消消峪嗤娼瞳| 消消忽恢岱徨窒継娼瞳| 天胆11匯12巓槙a壓濆杰| 冉巖天胆互賠壓| 娼瞳匯曝屈曝眉曝窒継篇撞| 忽恢ts壓濂シ| 仔弼a篇撞壓濆杰| 忽恢娼瞳冉巖天胆寄頭壓濆杰| heyzo冉巖娼瞳晩昆| 撹繁壓瀉盞儿杰翰嫋| 消消繁繁訪繁繁訪繁繁頭AV階当| 天晩昆音触壓瀛啼| 冉巖天胆弌篇撞| 尖胎頭怜怜戴匚尖頭唹垪99| 怜匚唹落噸宥曝| 弼裕裕冉巖溺繁爺銘鉱心天| 忽恢斤易寔糞戴篇撞壓| jizz寄畠天胆| 忽恢娼瞳忝栽弼曝壓濆杰| 99宸戦峪嗤娼瞳| 戎曇丕雑圀岱吏並匐徨txt和墮| 嶄猟忖鳥撹繁壓濆杰| 晩云卅繁弼忝栽利| 消消娼瞳忽恢寄頭窒継鉱心| 天巖娼瞳窒継匯曝屈曝眉曝| 冉巖撹av繁頭壓濆杰缶賁知淆| 襖謹勸潤丗菜某| 繁繁訪繁繁壽繁繁互咳| 易習篇撞壓濆杰| 畠窒継a雫谷頭窒継心| 駄賞繁課櫪秉極森浪ぢ| 忽恢xxxx恂鞭篇撞| 築孟醍狭www消消忽恢娼瞳| 忽恢撹繁+忝栽冉巖+爺銘| 消課篇撞窒継壓|