3D-NANDフラッシュは96霖ˇ4ビット/セルの箕洛に
澎記メモリとWestern Digitalは、3D-NAND菇隴で96霖、しかも4ビット/セルというNANDフラッシュメモリを倡券∈徊雇獲瘟1、2∷した。1.33Tビット墑を澎記は9奉からサンプルを捏丁し、WDはすでにサンプル叫操面である。このメモリは澎記メモリの煌泣輝供眷で鼎票倡券ˇ欄緩されたもの。
哭1 Western Digitalの1.33TビットのNANDフラッシュメモリ 叫諾¨Western Digital
これまでのNANDフラッシュは、セル霖眶では64霖が翁緩に掐っており、96霖の瀾墑步はSamsungが黎乖している。票家は96霖で3ビット/セルの256Gビット瀾墑の欄緩を7奉に惟ち懼げた、と菠劍のエレクトロニクスメディアであるEE Newsが鼠じた(徊雇獲瘟3)。ただし、澎記/WD寥とは般い、驕丸の3ビット/セルだから豈しさは鏈く般う。4ビット/セルは、0Vから排富排暗Vccの3.3Vまでを2の4捐、すなわち16尸充して4ビットを山附する。これに灤して3ビットは8尸充∈2の3捐∷で貉むため、孺秤弄推白である。もちろん4ビットの數(shù)が絡(luò)推翁步できる。
ただし、4ビット尸充は、0000を0V、0001を0.2V、0010を0.4Vというように0.2Vという井さな排暗を、マ〖ジンを崔めて賴澄に浮叫しなければならない。きわめて賴澄な排暗浮叫ˇ擴告禱窖が澀妥となるため豈しい。これまで2ビット/セル∈4尸充∷、3ビット/セル∈8尸充∷までは孺秤弄詞帽にできたが、4ビット/セルは倡券に箕粗がかかっていた。
その尸、光礁姥步のためにセルを僥に腳ねる3D步で礁姥刨を懼げてきた。ただし、32霖、64霖、96霖、と霖眶を懼げるに驕い、欄緩は覓くなる。スル〖プットが懼がらなくなる。このため攙烯弄に尸充炊刨を光めマ〖ジンを艱るための供勺によって4ビット/セルを倡券してきた。
ただし、4ビット/セル禱窖だけなら、Intel/ Micron寥の數(shù)が倡券は玲かった。すでにIntel/ Micron寥は海鉗の5奉に4ビット/セルで64霖のチップと、3ビット/セルながら96霖のチップを倡券していた(徊雇獲瘟4)。
96霖で4ビット/セルは海攙の澎記/WD寥が介めて倡券したというもの。WDは4ビット/セルで96霖の1.33Tビット3D-NANDフラッシュ瀾墑を塑鉗面に翁緩倡幌すると揭べているが、澎記は9奉懼杰からサンプル叫操し2019鉗に翁緩倡幌を徒年する。このチップを16綏姥霖すると2.66Tバイトのメモリが1パッケ〖ジで捏丁できるようになる。
また、Intel/ Micron寥は、海鉗の介めに尉家が迫極に瀾墑を倡券していくと揭べたものの、5奉には96霖で4ビット/セルの3D-NAND瀾墑を鼎票で倡券すると山湯している∈徊雇獲瘟4∷。さらに7奉16泣には、3D Xpointメモリも鼎票で倡券し、翁緩供眷であるIMFT∈Intel-Micron Flash Technologies∷のユタ劍レイ供眷で欄緩していく徒年だと山湯した。
3D Xpointメモリは、SCM∈ストレ〖ジクラスメモリ∈肩にIBMが鈣んでいる∷∷である、パ〖システントメモリ∈Intelがそう鈣んでいる∷に3D Xpointメモリを何脫することを6奉に券山している∈徊雇獲瘟5∷。また、3D XpointメモリをSSDにも蝗っており、NANDフラッシュよりも警し廬いSSDという疤彌づけで、3D Xpointメモリを蝗い尸けている。
徊雇獲瘟
1. QLC禱窖を脫いた96霖姥霖プロセスの≈BiCS FLASH∽の倡券について (2018/07/19)
2. Western Digital Begins Sampling 1.33 Terabits, Four-Bits-Per-Cell, 96-Layer 3D NAND (2018/07/19)
3. Samsung ramps production of 96-layer 3D-NAND flash、EE News Europe (2018/07/16)
4. Intel/MicronがNAND簇犯を浩動步、4ビット/セルの64霖を瀾墑千年 、セミコンポ〖タル (2018/05/23)
5. Intel、3D-Xpoint禱窖によるパ〖システントメモリを捏捌、超霖菇喇を斧木し 、セミコンポ〖タル (2018/06/01)
