Qualcommの�\術責任�v、プロセス�\術を�jいに語る（後��）
ファブレス半導��世�cトップのQualcomm社の�\術責任�vであるGeoffrey Yeap��が語るプロセス�\術について、Semiconductor Engineeringからの翻�l記��を�i��(参考�@料1)に��き掲載する。後��ではfinFET、Intelのファウンドリ、2.5D/3D ICについて語っている。
Semiconductor Engineering（SE）：ファウンドリにおけるfinFET開発の進捗�X況に満�Bしていますか？
Yeap��：はい、��2世代のfinFETを開発しているエンジニアもいます。��1世代のfinFETを今、開発しているとすれば、1世代��れていることになります。だから、そのギャップを�mめなければなりません。とはいえファウンドリは、それを�mめつつあります。
SE：TSMCはQualcommの最初のfinFETパートナーとなりますか？finFET開発をファウンドリの1社あるいは数社と�k緒に進めていますか？
Yeap��：それにはお答えできません。TSMCは最�jのファウンドリですし、SamsungなどのファウンドリもfinFETを開発中です。
SE：Intelはファウンドリビジネスを拡�jする��画を最�Z発表しました。QualcommはIntelのファウンドリサービスを使おうと思っていますか？
Yeap��：Intelの最�Zのアナリストミーティングを拝見しました。IntelのCEOは、好感が�eてます。どの企業にもオープンに�Bをしたいと言っています。�Mの答えも�瑤燭茲Δ覆發里任后�ユーザーが望むなら、もちろん確認し、チェックし比較します。ご�T�瑤里茲Δ法▲謄�ノロジーは(チェックすべき)�kつのことにすぎません。ファウンドリビジネスは、テクノロジーと���]と�攵��ξ�の��つから出来ています。1本�譴離董璽屮襪鮖箸錣覆い里汎瑛佑法△發辰箸い蹐い蹐瞥彖任���要です。もちろん、価格もその�kつです。
SE：Intelはファウンドリビジネスでは、主にFPGAメーカーにサービスします。これは�j量�攵�のファウンドリモデルとは違うと思います。
Yeap��：その通りです。（�j�}ファウンドリは）FPGAメーカー向けに約1000��/四半期、�攵�していますが、弊社やBroadcom、Nvidiaなど向けには何�h��/四半期という膨�jな量を�攵�します。
SE：Intelは何�Qも携帯電�Bビジネスに参入しようとしてきました。この分野ではQualcommなどと��合します。しかし、Intelがモバイル分野で成功するかどうかはまだはっきりしていません。いかがですか？
Yeap��：IntelはPCマーケットからこちら(モバイル)へやってきました。Intelチップは、性�Δ��s群ですが、消�J電��を食いすぎます。このため、(消�J電��を)下げようとしています。Intelはスマートフォンではなくタブレットに�R��しています。デスクトップからラップトップ、さらに低消�J電��ラップトップへと来て、タブレットそのあとスマホへとやってくるように見えます。かつて、いくつかの����レベルを飛び越えて下位に向かってきましたが、成功しませんでした。
SE：プロセス�\術に�Bを戻しますと、バックエンドプロセス（BEOL）が�Mしくなると述べられましたが、そうですか？
Yeap��：これは�j問��です。コストの�\加を考えると、��てBEOLから始まります。ここで言うBEOLとは配線工��です。例えば、20nmではコストはドラスチックに�\加します。これはローカル配線に相当するMOL（middle of the line）という新しいモジュールが�{加されるからです。20nmでは、この工��のためにマスクが5��も�\えてしまうのです。10nmに微細化しようとすると、マスク数は倍になります。どのマスクでも最先端のリソグラフィ����、つまり�]浸を使います。だから、バックエンドプロセスは、リソとレジスト、材料など��てを使います。
SE：リソグラフィに関しては、EUVなどの���I肢が��れています。��来に渡っても�]浸の193nmリソが��くと思いますか？
Yeap��：まず、���I肢はありません。�O己�D合型のダブルパターニングと�}ばれる複数�vのパターニング�\術もあります。このアプローチは優れているように見えます。NANDのエンジニアは、すでにこの�\術を使っています。�w�~のノウハウがあるのでしょう。もちろん、ロジックでは、カスタマイズする��要があります。さらに微細化を進めるなら、みんなこの�\術に期待するでしょう。
SE：2.5D/3Dの積層チップについてはどのように考えますか？
Yeap��：これは個人的な�T見ですが、半導���噞をうまく�vすのにいろいろな英�瑤�あります。フリップチップはいつ発��されたと思いますか？そしていつ使われたと思いますか？携帯分野でのこの�\術はどうでしょうか？�j変長い時間がかかっています。IBMがそれを発��したのは1960�Q代でした。1970�Q代か�H分1980�Q代に使われ始めています。このような�\術の�Hくは、�\術を�pけ入れる����や�x場が��まった後に使われていくでしょう。携帯端��の性��指数 (figure of merit)は、常にコストと、PPA（�D�u原価配分）、設��です。3D TSVは、接��だけの�\術であり、トランジスタを小さくすることではありません。3D TSVができることは電��を��らすことで、これは��常に�_要です。しかし、�C積の縮小を考えるのなら、3D TSVは適していません。コストはいまだに高価です。だからこそ、もっと良い解��策があるはずです。それが2.5Dあるいは低コストのインターポーザという���I肢かどうかはわかりません。ファンアウト型WLP（ウェーハレベルパッケージ）かもしれません。こういったオプションは3D TSVよりも本��的に�W価です。
SE：シリコンベースのfinFETの次の�\術をどう考えていますか？
Yeap��：当社もそれをウォッチしています。最�ZSEMATECHとIMECのメンバーになりました。（両社に参加して）、いろいろな�\術の進歩が見えるようになりました。finFETは10nmまでスケールダウンできます。しかし、その後は何か他の�\術、おそらくIII-V化合�馮焼���のfinFET、などを導入しなければなりません。しかし、�L陥の少ないIII-V化合�颪肇轡螢灰鵑鮟言僂垢襪海箸��Mしいです。2013�Q12月のIEDMでは、グラフェンのセッションがありました。講演�vは極めて��確に、グラフェンはある機�Δ魏未燭垢海箸�できると述べました。しかし、シリコン�\術の��き換えに�瓦靴討鰐詰�、と言いました。とはいえ、今からそう言い切ることは時期尚早でしょう。
参考�@料
1. Qualcommの�\術責任�v、プロセス�\術を�jいに語る（�i��） (2014/02/05)
