EIDEC、グローバル協�で10nm�の加工にEUV導入�`指す(3)~レジスト
フォトレジストでは、昨�Qまではポジ型レジストを使い、解�掬�16nm以下、LWR(線幅の�さ:line width roughness)1.3nm以下、感度10mJ/cm2以下、という数値を�uていた。解�掬戮�LWR、感度の�つのパラメータはトレードオフの関係にあるため、�つのパラメータを最適化させる�㌫廚�△�(図8)。今�Qは、ネガ型レジストを使ってどこまでいけるかの実�xである。

図8 レジストのトレードオフ 出�Z:EIDEC
ネガ型レジストでは、パターンが崩れるという問�が�きた。どうやら原因は基�との密�性が�しいことだった。このためまずは下地との密�性を�屬欧拭�肇奪廛如璽燭箸靴討�L/Sとして18nmが�uられている。
次に、現�妓紊離螢鵐更��を見直した。露光→ベーク→現�帰�螢鵐喉�|燥、という�k連のフォトリソ工�の最後のリンス工�に�R�`した。ここでは、純水だけではなく�c�C��性剤の導入も試みた。さらにリンスと感�[との間に、ベーク工�を入れるとLWRは改�された。実�xではLWRが6.2nmだったのが4.8nmに�少した(図9)。
図9 リンス後のベークによってLWRを�らした 出�Z:EIDEC
さらにLWRを�らすために、レジストのパターンがどのように現�気砲茲辰突呂韻討い���AFM(atomic force microscope)を使って調べた。AFMは細い針と試料表�Cとの原子間�を�k定にしながら、試料表�Cをその針でなぞることで凹�をビジュアル化する�}法であるが、現�級]中で針を高�]に振動させながらスキャンした。試料と針との間には現�級]を�R入、さらに純水を�R入してリンスすることで�Wいて行く。レジストが感光し、現�級]に溶けない保護基がどう作�するのか、このメカニズムをきちんと理解できればLWRを�らすことができると見ている。AFMを�W�する�}法はSelete時代に開発されたものだという。
レジストからのアウトガスは10�Q�iから問�が出ていたという。Selete時代はガス相で捉えようとして、ガスクロマトグラフィで分析していた。しかし、ASMLは、ガスが発�擇靴撞枉�されてもデバイスに�K影�xを及ぼすのだろうか、という疑問を呈したという。このためにはアウトガスを直接�莟Rする�㌫廚�△襦�気發覆韻譴丱妊丱ぅ好瓠璽�爾吠歉擇任④覆�覆襦�
これまでASMLは、電子ビームをレジストフィルムに照�oしてアウトガスによるコンタミネーション膜ができるとして、それをエリプソメータで膜厚を�Rることでアウトガスの量を見積もっていた。さらにH2ラジカルによってカーボンに汚��された膜を�浄した後、XPSによって成分を分析する(図10の左��)。
図10 アウトガス�h価法の検討始まる 出�Z:EIDEC
ただし、電子ビームを照�oすることで実�を表しているといえるだろうか、とEIDECは疑問を投げかけ、�h価�}法を確立しようとした。EIDECは電子ビームではなくEUV光を直接当てることで、アウトガスが発�擇垢襪塙佑┐討い�(図10の左下)。やはりコンタミ膜の厚さ�R定、H2ラジカル�浄、XPS分析と同様に行う�桔,鮨覆瓩討い襦4霑奪如璽燭�犬泙蠅弔弔△襦�
今�Qの4月から始まったDSAは、これから本格的に�{求していくプロジェクトであるが、EIDECで扱うテーマとなったのは、リソグラフィとは独立に微細パターンを作ることができる�\術の�kつだからである。それもガイドパターンを形成しておき、ポリマーがそれに�pって�O動的にアセンブリするという�\術だ(図11)。EUVとDSAは相�うことで微細化が可�Δ砲覆襦�EUVリソグラフィはASML1社しかプレイヤーはいないため、材料だけでパターニング出来る�\術を日本が押さえておくべきだという�T見も根�咾ぁ�
図11 EUVとDSAの両�気�10nm未満のパターンを加工する 出�Z:EIDEC
コンタクトやスルーホールのパターンにDSAの膜を��怨X処理すると膜は縮小するため、LWRは低�するだろうとしている。サブ10nmのL/Sを狙い、材料開発、�∨ー��R�\術、シミュレーション、配線のオープン・ショート検�hまで行う�画だ。
EUV開発では、露光機はASMLとIMEC、マスクやレジストの問�はEIDECとSEMATECHと、日欧�櫃�3地域が共同して�Dり組むテーマとなった。この国際コラボレーションそのものも、その中心にコンソーシアムが3�v入っているのも、初めての世�c的なコラボレーションの試みである。成功させた暁には日本は再度、世�cレベルの���]�を�すことができるだろう。
(このシリーズ終了)
参考�@料
1. EUV時代が見えてきたか、IntelがASMLと歩調を合わせ10nmに照�� (2013/05/22)
2. EIDEC、グローバル協�で10nm�の加工にEUV導入�`指す(1)~�要 (2013/05/31)
2. EIDEC、グローバル協�で10nm�の加工にEUV導入�`指す(2)~マスク検�h (2013/05/31)