Intel 18Aは�Q��までに量�凮始、Intel 14Aは2027�Qにリスク�攵�
�i�vはTSMCの2nmや1.4nmプロセスの量����画について紹介したので(参考�@料1)、今�vは、TSMCへの�攵仿�mパートナーでもありライバルでもあるIntelの��画を紹介しよう。TSMCは、4月23日にシリコンバレーの中心地であるサンタクララコンベンションセンターで開��されたTSMC North America Technology Symposium 2025で、 1.4nmプロセス(TSMCでは「A14」と�}んでいる)の��要を発表した。これに�瓦靴�、Intelは、4月29日に�u町のサンノゼコンベンションセンターでIntel Foundry Direct Connectというイベントを開��し（参考�@料2）、ロジックプロセス微細化のロードマップ最新版（図1）を��すとともに、1.4nmプロセス（「Intel 14A」）の��要の発表を行った。
図1 Intel Foundryのプロセスロードマップ最新版 出�Z：2025�Q4月29日に�盜颪燃���されたIntel Foundry Direct Connectにて筆�v撮影、以下すべて同じ
Intel CEOに新たに��任したリップブー・タン（Lip-Bu Tan）��は、ファウンドリビジネスの成功に尽��を尽くすと�x言し、「Intel 18A 」（いわゆる1.8nmでTSMCのN2（2nm）に相当）と「Intel 14A」（1.4nm）プロセスでファウンドリビジネスの�M負に賭けると�喞瓦靴拭平�2参照）。
図2 Intel 18Aと14Aでファウンドリ��業の�M負に賭けると�x言するIntelの タンCEO
出�Z：筆�v撮影
Intel 18Aの進捗：2025�Q��までにアリゾナ工場で量�凮始
「Intel 18A」は、同社にとって初めてとなるRibbon FET（�k般には、GAA（ゲート・オール・アラウンド・ナノシート FETとして�瑤蕕譴觜暑]）と世�c初採��の裏�C電源供給�\術PowerVia（�k般にはBackside Power Deliveryと�}ばれる�\術）（図3）を採��した、インテルのファウンドリ��業本格参入の最初のプロセスノードである��「ファウンドリ��業の成否をかけた�_要なノードである」と同社経営陣は言う。現在、オレゴン工場で少量�攵栔階にあり、�`�Yにしている性�Δ�90〜95%を実現しており、今�Qの後半には�`�Yに達する見通しだという。���]歩�里泙蠅眈�実に�峺���向にあり、2025�Q��4四半期��までには量��を開始できる見込みだという。
図3 Intel 18Aに初めて採��されるRibbon FETとPowerVia 出�Z：筆�v撮影
Intel 18Aは、Intel 3 (いわゆる3nm)に比べて、単位電��あたり性�Δ�15%向�屬�、チップ密度が3割�\加する。Intel 18Aは、同社の次世代SoC「Panther Lake」に�W��されることがすでに��まっており、Intelの�����靆腓砲箸辰討眥_要なプロセスノードであるが、業�cのうわさでは、2025�Q内の出荷はごく�k�陲妨造蕕�, 本格的な出荷は2026�Qに入ってからだという。
Intel 18Aの新たな派�撻廛蹈札后�Intel 18A-P」は顧客層の�Hくを����に、性�Ω��屐�Intel 18Aに比して8%向��, チップ密度は変化なし）を�`的に設��され、現在、Intel 18A-Pの初期段階のウェーハのリスク���]を始めているという。Intel 18A-PはIntel 18Aとの設��ルールの互換性確保を予定し、IP／EDAパートナーはこの派�撻廛蹈札甲�に����のアップデートを開始している。量��は2026�Q見込み。
今�v新たに��らかにされた「Intel 18A-PT」は、Intel 18A-Pの性�Δ氾杜�効率の進化を基盤とした、新たな派����である。同じTSVの仕組みを採��しているIntel 3Tと比べて性�Δ�20〜25%向�屬�、チップ密度は25〜35%�\加するという。量��は2028�Qに予定している。
Intel 14Aの進捗：高NA EUVを採��して試作中、2027�Qにリスク�攵�
Intel Foundryは、Intel 18Aの後�MとなるIntel 14Aプロセス�\術も世�c初となる高NA EUVリソグラフィを��いて開発・試作中で（図4）、Intel 18Aに比べて単位電��当たりの性�Δ�15〜20%向�屬�、消�J電��は25〜35%削��可�Δ世箸い�。チップ密度は3割�\加するという。すでに主要顧客と連携を開始しており、Intel 14A Process Design Kit（PDK）の初期バージョンを提供し、��数の顧客企業がこの新しいプロセスノードを採��したテスト��チップを構築する�T向を表��しているという。Intel 14Aでは、Intel 18Aのバックサイド給電テクノロジー「PowerVia」に基づいて構築された、直接接触型の給電テクノロジー「PowerDirect」の採��を予定している。2027�Qにリスク�攵�を開始する予定だという。
図4 Intel 14について説��し（左）、14Aプロセスを採��して試作した300mmウェーハを�}にするIntel EVPのナガ・チャンドラシーカラン��（��） 出�Z：筆�v撮影
Intel18A/14Aの���]���U
Inteは、アリゾナ工場内に新設された最新鋭のFab 52で、Intel 18Aプロセスの�����]工��の調�Dを無��に終え、初ロットのウェーハプロセスが完了したところだという。�盜馥發任虜農菽�Intel 18Aウェーハ���]���Uの�Q内確立に向け順調に進捗しているとIntel Foundryの経営陣は�喞瓦靴討い拭�Intel 18Aの少量�攵�はIntelのオレゴンの���]施設で開始され、アリゾナの���]施設でも今�Q��4四半期に開始される予定である。�k��、Intel 14Aは、現在、オレゴンの開発・試作ラインで初期の試作段階にあるが、2027�Qにはオレゴン工場でリスク�攵�を始める予定だという。
Intel 18AとIntel 14Aは研�|開発からウェーハ���]、アセンブリまですべて�盜餽馥發世韻粘茨Tするので、トランプ��権による半導��関税の影�xは�pけないだけではなく、トランプ��権の「半導�����]の�盜��v帰戦�S」に�pっていることをIntel経営陣は�喞瓦靴討い�。
果たして��画通りに���]できるのか？
TSMCのN2プロセスの試作段階での歩�里泙蠅呂垢任�70%��に達しているとうわさされているのに�瓦靴董◆�Intel 18Aの歩�里泙蠅聾��廐��屬砲△襪�まだ量��できるまでには達していない」（Intel EVP兼Foundry CTO/COOのナガ・チャンドラシーカラン��の�B）。TSMCの14Aは2028�Q量��と発表されているのに�瓦靴�、Intelは2027�Qにリスク�攵�と発表しており、量��については言及していない。社運を賭けている18Aについては、�i述したとおり、�`�Yの性�Δ鬚泙醒�しておらず、歩�里泙蠅睥名�するに�Bるレベルに達していないため、�j口顧客�耀uに�Z戦しているとのIntel CFOの発言を�k�陲離瓮妊�アが伝えている（参考�@料3）。
数カ月�iにMicron Technologyから転職したチャンドラシーカランEVPは、Intelにとって顧客の信頼を�耀uするには、「Predictability」と「Affordability」が極めて�j切だと何度も繰り返していた。つまり、量��や出荷時時期を��確に予�Rし、そのロードマップに�pって量��し、きちんと顧客に�}渡せなければ、顧客の信頼を失うということだ。今後��画通りに微細化を進められなければ�擇�残れない瀬戸際にあることはIntelの新経営陣も�O覚しているようだ。
先行するTSMCにやや��れてIntel、さらには�fSamsungが加わって、2nmの量��が�Q��までに始まろうとしている。すでに��つ巴の2nm�p�m�攵�の�K烈な顧客�耀u��争が始まっている。
参考�@料
1. �K����、「TSMCが2nmプロセスを今�Q後半に量�凮始、1.4nmは2028�Q量��へ」 、セミコンポ―タル、(2025/05/13)
2. �K����、「Intelがファウンドリ��業への�R���e勢を表��、顧客���k主�Iへの変革に挑む」、マイナビニュースTECH+、(2024/05/09)
3. "Intel has limited customer commitments for latest chip manufacturing、Intel CFO says"、 Reuters配信ニュース、(2025/05/14)
