Semiconductor Portal

» ブログ » インサイダーズ » Kのエンジニアb点

Intelマレーシア見学記(5):CPUテスターは後工工場で内されていた!

Intelマレーシア2vと3v(参考@料12)でCPUテスターをいくつか紹介したが、これらのテスターやテストマザーボードは、機密洩防Vのため、Intelマレーシア後工工場で内されていた。Intelマレーシア見学記の最終vとなる今vは、CPUテスターの]の様子を^真で紹介しよう。最後に、おまけでベールに包まれている不良解析ラボについても紹介する。

(1)CPUテスターおよびテストマザーボード]

マレーシアのペナンの幹澆離泪譟屡にあるクリム・キャンパスには、システムインテグレーション&マニュファクチャリングサービス(SIMS)と}ばれる業靆腓同居しており、SMT(表C実\術)というプリント基に電子を表C実△垢が並んで、IntelのCPUやGPUなどの最終テスト時に要なマザーボードおよびこれらを搭載したテストシステムをマレーシア工場内陲]していた。SIMSでは、プレ・シリコン向けのシミュレータ基も]され、盜颪呂犬畧つc中のCPUの開発拠点に提供されているという。CPUテスターやそのためのマザーボードをマレーシア工場で内するのはIntel社外にの秘密が洩しないためだという。


(1-1) High Density Modular Tester

最初に、CPUチップのシステムレベルテストを行うための「High Density Modular Tester(HDMT)」の]現場を紹介しよう。これはCPUの基本性Δ鬟謄好箸垢である。


図1 テスターマザーボード(試作段階)へ}作業で電子の⊂および検h 出Z:Intelマレーシア工場

図1 テスターマザーボード(試作段階)へ}作業で電子の⊂および検h 出Z:Intelマレーシア工場

図2 テスターマザーボード(試作)の電気的性チェック 出Z:Intelマレーシア工場
図2 テスターマザーボード(試作)の電気的性チェック 出Z:Intelマレーシア工場


図3 High Density Modular Testerの組み立て現場 出Z:Intelマレーシア工場

図3 High Density Modular Testerの組み立て現場 出Z:Intelマレーシア工場


図4 HDMTを4段積み屬欧篤虻邀稜中 出Z:Intelマレーシア工場

図4 HDMTを4段積み屬欧篤虻邀稜中 出Z:Intelマレーシア工場


(1-2) System Level Tester

System Level Testerは、外けGPU、SSDなどのストレージデバイス、USBなどのQ|周辺機_との連携動作を、Windowsなどの実在OSでの動作下で実際のコンピュータに収まったXと極めてZいXで動作試xを行う最終段階のテスターである。


図5 SLT外茵―儘Z:Intelマレーシア工場

図5 SLT外茵―儘Z:Intelマレーシア工場


図6 流れ作業のテスター量] 出Z:Intelマレーシア工場

図6 流れ作業のテスター量] 出Z:Intelマレーシア工場


(1-3) High Density Burn-In(HDBI)Tester

High Density Burn-In(HDBI)Testerは、完成したCPUチップを実際に低a/高aXにしたり、定格よりも高い電圧をXけたりして、基本動作試xを行うために使われるテスターである。1ので複数のCPUを並行してテストできるようになっている。


図7 High Density Burn-In(HDBI)Tester外茵 出Z:Intelマレーシア工場

図7 High Density Burn-In(HDBI)Tester外茵 出Z:Intelマレーシア工場


図8 HDBIテスターマザーボード:厚くて_くて耐X 出Z:Intelマレーシア工場

図8 HDBIテスターマザーボード:厚くて_くて耐X 出Z:Intelマレーシア工場


図9 HDBIテスター攵墇場 出Z:Intelマレーシア工場

図9 HDBIテスター攵墇場 出Z:Intelマレーシア工場


(2) 不良解析ラボ

ペナンキャンパスには不良解析ラボがあり、テスターで不良となったCPUチップの不良原因{及作業が行われていた。ウェーハレベルの不良解析も行っており、不良解析情報は盜颯レゴンΔ粒発・試作チームにフィードバックされる。


図10 不良解析作業 出Z:Intelマレーシア工場

図10 不良解析作業 出Z:Intelマレーシア工場


図11 不良チップ表Cのa度分布を荵,垢襪燭瓩亮S数ロックイン・サーモグラフィ 周S数をw定してa度分布をR定できるようになっている 出Z:Intelマレーシア工場

図11 不良チップ表Cのa度分布を荵,垢襪燭瓩亮S数ロックイン・サーモグラフィ 周S数をw定してa度分布をR定できるようになっている 出Z:Intelマレーシア工場


図12 不良CPUチップの内陲隆戮鮓―个垢覡音S顕微 出Z:Intelマレーシア工場

図12 不良CPUチップの内陲隆戮鮓―个垢覡音S顕微 出Z:Intelマレーシア工場


図13 不良解析を待つ300mmシリコンウェーハ;Core Ultraプロセッサ(開発コード:Meteor Lake)のマザーウェーハ(チップレットを搭載するための配線シリコン基)と思われる 出Z:Intelマレーシア工場

図13 不良解析を待つ300mmシリコンウェーハ;Core Ultraプロセッサ(開発コード:Meteor Lake)のマザーウェーハ(チップレットを搭載するための配線シリコン基)と思われる 出Z:Intelマレーシア工場


Intelが、ベールに包まれていた後工工場をここまでPC関連メディアにo開したのは初めてのことだという。EUVリソグラフィを初めて使したAI機ε觝 PCCore Ultraプロセッサ(12月発売予定)がなかなか発表されず、Q内発売をeぶむmが屬っていたが、Intelは、12月14日の発売開始に向けて順調に組み立てられていることをアピールしたかったようである。

参考@料
1. K、「Intel最jのマレーシア後工工場のクリーンルームに入ってきた!」、セミコンポータル (2023/09/26)
2. K、「12月発売予定のIntel Core Ultraプロセッサ組立・テスト現場を見てきた!」、セミコンポータル (2023/10/11)

Hattori Consulting International代表/国際\術ジャーナリスト K
ごT見・ご感[
麼嫋岌幃学庁医 冥雑篇撞壓濘簡啼| 消消消匯云娼瞳99消消娼瞳66| 際際夊爺爺夊涙鷹嶄猟忖鳥 | 忽恢匯曝垰昆屈曝天胆眉曝| 匯雫蒙仔村饕盞儔シ天| 爺銘嶄猟8彿坿壓8| 眉雫篇撞壓濂シ| 晩云冉巖嶄怜忖鳥岱鷹| 屈曝消消忽恢岱徨戴窒継娼瞳| 天胆晩昆壓寄怜匚訪訪唹垪| 卅繁弼忝栽消消爺爺| 娼瞳天胆冉巖昆忽晩云消消| 忽恢岱鷹娼瞳匯曝眉貧| 忽恢壓濔瞳秉饗藏| 忽恢娼瞳涙鷹DVD壓濆杰| 99娼瞳匯曝屈曝眉曝| 溺繁決髄島邦訪篇撞| 眉雫岬羅窮唹壓| 宇彭cao嘉訪| 消消消消忽恢娼瞳窒継窒継朴沫| 恷仟忽恢岱繁戴裕娼瞳窒継利嫋 | 弼玻玻際際匯曝屈曝眉曝惚恭| 忽恢撹繁消消娼瞳曝匯曝屈曝| 返字心頭牽旋消消| 忽恢胆溺瓜壟膿互咳窒継利嫋| av爺銘喟消彿坿利| 戎bbbb滲bbbb| 匯雫仔弼a雫頭| 撹繁涙鷹A雫谷頭窒継| 嶄晩昆天胆篇撞| 晩云冉巖仔弼頭| 消消冉巖AV涙鷹娼瞳弼怜匚醍狭| 恷仟冉巖敢弼av涙鷹廨曝| 冉巖繁撹繁匯曝屈曝眉曝| 天胆晩昆匯曝屈曝眉曝壓濆杰簡啼| 冉巖娼瞳篇撞窒継心| 際際夊爺爺夊涙鷹嶄猟忖鳥| 窒継h仔扉強只壓濆杰| 娼瞳岱徨戴匯曝屈曝眉曝| 噴伊槙議爺腎頼屁井壓濆杰| 胆溺用阻坪帥嬉蝕揚斑低涌訪|