チップレット/3D-ICなど黎眉パッケ〖ジング禱窖のSPIフォ〖ラムを倡號
黎眉パッケ〖ジング禱窖がいま廟謄されている。TSMCやIntel、AMDなどプロセスの黎眉を乖く染瞥攣措度が潑に錢看だ。モノリシック緘恕では、腮嘿步が嘎腸に奪づきつつあるからだ。チップレットや3D-ICなどを辦つのサブストレ〖ト懼に礁姥すれば、燙姥を丹にすることなく光礁姥步が材墻になる。
ム〖アの恕摟はあくまでも、辦つの輝任IC瀾墑に礁姥されるトランジスタ眶が髓鉗擒籠する、ことであり、モノリシックにシリコンウェ〖ハ懼に礁姥しようが、パッケ〖ジ柒に礁姥しようが、憚年していない。Intelがム〖アの恕摟が魯くと咐っているのは、あくまでもパッケ〖ジに掐った染瞥攣トランジスタ眶は籠裁していくことを回している。
そのスピ〖ドは髓鉗の擒籠から18×24カ奉ごとの擒籠へと恃わったが、礁姥されるトランジスタ眶が籠えていく飯羹はこれからも恃わらない。システムは、トランジスタやロジック、メモリなどをより奪づければ奪づけるほど拉墻が懼がり久銳排蝸が布がるからだ。この禍悸が蛻らがない嘎り、ム〖アの恕摟は魯くと雇えてよい。
ただ、モノリシックにシリコンチップ懼に礁姥刨を懼げることは警しずつ豈しくなっている。腮嘿步が七り、さらにチップ∈ダイ∷を絡きくできない嘎腸があるからだ。琵紛弄にチップを絡きくすればするほど殊偽まりは澄悸に你布するため、モノリシックでのレチクルサイズに嘎腸を肋けている。
しかし、パッケ〖ジのサブストレ〖トにチップレットやチップを礁姥する眷圭は、その嘎腸を雇える澀妥はまだない。それも閉窘で蝗ってきた絡きな答饒を胺う欄緩ラインをパッケ〖ジ禱窖に蝗えるようになってきている。いわゆるパネルサイズパッケ〖ジ禱窖だ。ウェ〖ハからダイシングしてチップをガラスや銅怠答饒懼に很せて胺う。
TSMCは、票じプロセスノ〖ドの禱窖を蝗ったチップやチップレットを蝗う黎眉パッケ〖ジング禱窖では、礁姥刨をモノリシック緘恕よりも5×10擒懼げることができると揭べている。
だからといってモノリシックはもうダメかという條ではない。附哼呵井の悸潰恕はASMLによれば10nmである∈徊雇獲瘟1∷。さらなる腮嘿步にはNA0.75のHyper-NA EUV劉彌や極統排灰レ〖ザ〖などの捏捌はある。モノリシック禱窖の胎蝸は部といっても你コスト步。1綏のウェ〖ハで絡翁のチップを瀾隴できるからだ。
黎眉パッケ〖ジ禱窖はモノリシック緘恕と孺べ、孺秤弄緘汾にできそうという丹がする。このため泣塑のメ〖カ〖も簇看が端めて光いようだ。その尸頂凌は、かなり楓しい。勢柜やシンガポ〖ルではすでに黎眉パッケ〖ジング禱窖のファウンドリのスタ〖トアップが禍度を幌めている。勢柜のスタ〖トアップNHanced Semiconductor家はすでにハイブリッドボンディング劉彌を嚷掐∈徊雇獲瘟2∷、シンガポ〖ルのSilicon Box家はイタリア供眷の肋惟にも瓢いている。泣塑措度も玲く瓢かなければ忙皖してしまう錯副がある。
セミコンポ〖タルでは、黎眉パッケ〖ジ禱窖のセミナ〖SPIフォ〖ラム≈チップレット、黎眉パッケ〖ジ禱窖とその踏丸∽を6奉26泣∈垮∷にオンラインで倡號する。セミナ〖はオ〖プンで、セミコンポ〖タルの柴鎊笆嘲でもどなたでも徊裁できる。
徊雇獲瘟
1. ≈High-NAのEUVリソグラフィ劉彌の肌となるか、Hyper-NAのEUV倡券紛茶∽、セミコンポ〖タル、(2024/06/13)
2. ≈黎眉パッケ〖ジファウンドリの勢NHanced家、呵糠ハイブリッドボンダ〖肋彌∽、セミコンポ〖タル、(2024/05/31)
