QuickLogicがカスタマイズ撾拌だけをプログラムするCSSPで啡掠脫龐に里維啪垂
アンチヒュ〖ズ數及のFPGAを卿り濕にしていた勢QuickLogicが瀾墑里維の數克を恃えた。晾う輝眷は啡掠排廈やPDA、PND∈パ〖ソナルナビゲ〖ションデバイス∷などの啡掠怠達。このため繞脫のインタ〖フェ〖スを路えながら、しかもユ〖ザ〖ごとにカスタマイズするプログラマブルな嬸尸も荒す。こういった數及をCSSP∈customer specific standard products∷と鈣び、かつてのコア禱窖を欄かしながら、海のユ〖ザ〖慌屯を塔たしていくという、糠里維に慮って叫た。
かつて、QuickLogicはビアリンク∈ViaLink∷禱窖と鈣ぶ、ハ〖ドワイヤ〖ドなFPGAを緘齒けていた。これは、驢霖芹俐メタルの毋えば5霖謄と4霖謄の粗に冷憋遂としてのアモ〖ファスSi遂を妨喇しておき、それらの芹俐をマトリクス覺にクロスしておく菇隴を網脫する。芹俐粗に排暗をかけなければ排萎は萎れないが、光い排暗をかけるとアモ〖ファスSiがショ〖トし排萎が萎れる。排萎の萎れる、萎れないを≈0∽、≈1∽に灤炳させる。踩捻の排丹ヒュ〖ズだと絡排萎が萎れると磊れてオ〖プンになってしまうが、ビアリンク禱窖だとショ〖トになるため、アンチ∈瓤∷ヒュ〖ズと鈣んでいる。
QuickLogicのAndrew Pease家墓
この數及は、SRAMをプログラム燎灰に蝗う驕丸のFPGAに灤して、セキュリティは光いが1攙しか今き哈めないという風爬がある。しかしながら、≈この風爬は辦つしかないが、1攙きりという風爬が絡きすぎた∽と票家家墓のAndrew J. Pease會は揭闡する。プログラムのやり木しがきかないため弓い脫龐には蝗えない。このため煩脫、ハイエンドの紛盧達などの輝眷に嘎られていた。もちろん、メリットはFPGAよりもあった。毋えば、ロ〖とカラムのラインが沒いためSRAMベ〖スよりも光廬である、0.18μmで侯るチップとFPGAの65nmプロセスチップとはほぼ票じ燙姥、プログラム改疥がトランジスタではないためリ〖ク排萎が你く你久銳排蝸、セキュリティが光い、などのメリットがある。
≈牢のQuickLogicは網弊を叫していたが、輝眷が井さいため卿り懼げも井さかった。XilinxやAlteraに孺べると卿り懼げはかなり布だった。ウォ〖ル徹ではいくら網弊唯が光くても卿り懼げが井さすぎると純忿されない∽とPease會は揭べる。ビアリンク禱窖は你久銳排蝸だから、輝眷の絡きなモバイル輝眷に羹くかもしれない。このように雇えたPease 家墓は、BluetoothやWi-Fi、ブロ〖ドバンド奶慨などが評罷なBroadcom家叫咳だ。≈アプリケ〖ションプロセッサのコンパニオンチップという脫龐を晾えば、1チップのプログラマブルデバイスではなく、CSSPとして繞脫拉のあるカスタムチップにできる∽と票會は雇えた。
このCSSPは、鏈燙プログラム數及ではなく、染尸鎳刨プログラム數及にして荒りは篩潔のインタ〖フェ〖ス攙烯を驢眶烹很する。プログラム嬸尸をカスタマイズするのだ。≈BroadcomやQualcomm、Intelといった染瞥攣メ〖カ〖はI/Oインタ〖フェ〖スの肋紛瀾隴に2鉗くらいかかる。これではUSB1.0の肋紛が姜わると箕洛はUSB2.0に恃わってしまっているようなもの。Bluetoothも1.0から2.0に恃わる。UARTも票じ∽∈Pease會∷。だから、CSSPという篩潔墑を侯り、ユ〖ザ〖が瓦しいところだけカスタマイズすれば箕洛の恃步にもついていける。インタ〖フェ〖スなど篩潔弄な攙烯を票家はPSB∈Proven System Blocks∷と鈣んでいる。
このほど券山した糠瀾墑シリ〖ズには、媽2坤洛のVEE∈visual enhancement engine∷怠墻であるVEE2.0を篩潔慌屯とするディスプレイインタ〖フェ〖スを肋けた瀾墑凡がある。VX4ファミリ〖はQualcommが蝗っているVESA潔凋のMDDI∈mobile data display interface∷を灑えた瀾墑。これまではMIPI∈Mobile Industry Processor Interface∷DSI∈Display Serial Interfaces∷を灑えたVX3ファミリ〖とRGB/EBIのVX2が媽2坤洛瀾墑としてあった。QualcommのMDDI笆嘲の憚呈は篩潔步されたもの。
VEE禱窖はQuickLogicが倡券した、芭い鼻嚨でも湯るく斧せる禱窖。潑に濫鄂をバックにした嫡各のように芭くなってしまう鼻嚨に耙蝸を券帶する。コントラストの材恃認跋に畔って茶燎ごとにコントラスト孺をダイナミックに恃えることで湯るくする。バックライトを拇臘しないため久銳排蝸が籠えるわけではない。
