図1　これまでの�p�m実績　�崗譴靴討い覆い燭畴��幢Yを�o表できないが�Pびているようだ　出�Z：コネクテックジャパン

新�觚���高�xに本社を構えるコネクテックは社�^数42�@の中小企業ながら、これまでの�p�m実績は300社を��える見込みで、2022�Q度には41�P以�屬�見込まれている。顧客数も60社以���耀uしている。またビジネスモデルとして�@��量����は扱わないが、研�|開発向けにカスタム�官�でパッケージングすることで、�O社をOSATではなく、OSRDA（Outsourced Semiconductor R&D Assembly and Test）と称している。

コネクテックが�eつ�咾だ菽璽僖奪院璽原\術には、代表的なものとして二つある。�kつは2019�Qにセミコンポータルで紹介した、80°Cで電極パッド同士を接��できる�\術であり（参考�@料1）、もう�kつは最小10µmピッチと微細な電極ピラーを成型できるインプリント�\術である。さらにNTTが発表している��来のIOWN構�[に�官�してシリコンフォトニクス�\術による実�△眥鶲討靴討い襦�

図2　80°Cでフリップチップ実�△垢襯廛蹈札好侫蹇次―儘Z：コネクテックジャパン

まず80°Cでチップ�屬療填砲魎韶��屬療填砲棒橙�する�\術では、ネプコンジャパン2023でその詳細を��した。図2に��すように、導電ペーストをスクリーン印刷によって基���屬��v路パターンの電極�霾�にスキージを使って塗っていく。その�屬縫據璽好飯Xの��電導性接��剤NCPを基�����Cに塗りその�屬�らチップの電極と合わせるように搭載する。室�aから�a度を�屬欧討い�と、NCPはペースト�Xから�]�Xになり電極�C同士間でははみ出して流れ出ていく。さらに�a度を�屬欧襪�NCPは硬化する。その硬化�a度を80度まで下げることができた。さらにキュアすると電極間に隙間なく入り込んだNCPがアンダーフィルとして�mめることになり接��性が改��する。

80°Cは今のところ下限ぎりぎりなので、リジッド基��では80〜170°Cで��べば問��ないという。また、これまで電極のボールとなる半田�a度260°Cで接��していたことと比べると低�aで接��したことになる。しかし、80°Cで電極同士を接��できるためフレキシブルプリント�v路基��にもICチップを実�△任�る。カギはNCPだが、その構�]は��らかにしない。また、80°Cで接��できるとしても150°C��度の高�a動作でも崩れないという。NCPの硬化�a度が低くても�wまってしまえば構�]が変わってしまうためだとしている。

図3　10µmピッチの電極ピラーのアレイを作成するプロセスフロー　出�Z：コネクテックジャパン

2番�`の微細な金�錺團蕁爾魴狙�する�\術は、FSNIP（Free Substrate-material Narrow Imprinted Process）と�}ぶ。今�R�`を集めている2.5D/3D-IC向け先端パッケージに使う�\術だ。どのような基��にもインプリント�\術で電極ピラーを形成できるため、最初の言��にFreeを��いている。ここでは電極アレイの配線ピッチを10µm、配線幅5µmまで微細にした基��を試作している。電極ピラーのアスペクト比は3以�屬�可�Δ世箸いΑ�その��法は、図3に��すようにインプリント�\術を使う。

まず、マスターモールドを作��し、その�屬奔`脂を載せレプリカモールドを作る。このレプリカモールドの穴に電極となる導電ペーストをスクリーン印刷で塗る。導電ペーストの�mまった�Cを基��の電極�Cに来るように基��と接��させ、最後にレプリカモールドを外せば電極ピラーが出来�屬�る。

これをフリップチップでICの電極と合わせれば微細な電極の3D-IC接��が可�Δ砲覆襦�ここに最初のNCP�\術を使って80〜120°Cで処理してICチップを接��することも可�Δ砲覆襦Ｎ名掚に関してのメリットもある。��来のFOWLP（Fan-Out Wafer Level Packaging）工��では39工��が��要で、月��100個実�△垢訃豺隋∪���投�@�Yが数�臆���〜100億����度見込まれるのに�瓦靴董�FSNIP法では16工��と�]くて済むため、設��投�@は同じ量を�攵�する場合でも4億��で済むという。

図4　微細な配線ピッチにも低�a実���\術は使える　出�Z：コネクテックジャパン

ただ、この10µmの電極ピラーはまだ試作��なので、実��化は2025�Qと見ている（図4）。その�iに20µmピッチの電極ピラーのアレイも開発しており、むしろ実��化は20µmピッチから始まるかもしれない。

さらにNTTが��来の光電�\術であるIOWN構�[に�官�してシリコンフォトニクス�\術による実�△眥鶲討靴討い襦�NTTはIOWN構�[の中で、現在の����間の光ファイバ伝送やコンピュータシステム����内のモジュール基��間の光伝送から、さらに基��内のチップ間伝送を�[定したロードマップを立てているが、コネクテックはICパッケージ内のチップレット間の光伝送を�`指した未来も�Wいている。

容易にレーザー発振�_と光ファイバ間、および光ファイバと�p信機の間の光軸合わせを容易にする�\術にも挑戦している。チップ間やチップレット間のように配線が�]く小型になればなるほど光軸合わせは�Mしくなる。ずれが±3µm以下の高�@度なアライメント（光軸合わせ）を実現したとしているが、詳細はまだ��らかにしていない。ここでは様々な企業とのコラボで実���\術を完成させたいとしている。

参考�@料
1. 「フリップチップ実�△�3コースで提供するコネクテックジャパン」、セミコンポータル (2019/05/30)