ヘテロ礁姥の黎眉パッケ〖ジ禱窖はセミコンジャパンの謄短だった
セミコンジャパン2022では、染瞥攣パッケ〖ジングのブ〖スが鏈攣の染尸奪くを貍め、プロセスの漣供鎳だけではなく、稿供鎳との粗にある潑に黎眉パッケ〖ジング禱窖に廟謄が礁まった。12奉15泣に倡號されたAPCS∈Advanced Packaging and Chiplet Summit∷2022では、Intel、TSMC、AMDなどの黎眉パッケ〖ジへの艱り寥みが謄を苞いた。
哭1 6擒の光礁姥SoCを侯れる黎眉パッケ〖ジング禱窖
チップレットをはじめとする黎眉パッケ〖ジ禱窖に坤腸のトッププレイヤ〖たちが艱り寥む呵絡の妄統がモノリシックで侯るよりも、もはや你コストで光礁姥のSoC瀾墑が侯れるようになる材墻拉にある。TSMCが9奉に倡いた淡莢羹けの棱湯柴では、モノリシックだと500帛トランジスタを礁姥できる箕袋に、黎眉パッケ〖ジング禱窖だとその6擒の3000帛トランジスタのSoC瀾墑を侯れるとしていた∈哭1∷。海攙のセミコンジャパンのAPCS 2022に判眷したTSMCの墑劑ˇ慨完拉および黎眉パッケ〖ジング禱窖とサ〖ビス么碰のVPであるJohn He會は、哭1と票屯な哭を脫い、1000帛トランジスタの箕洛には1名トランジスタを礁姥できる、と10擒の光礁姥SoCができると棱湯した。黎眉パッケ〖ジ禱窖では、モノリシックなチップとは般いレチクルサイズによる燙姥の擴嘎を減けない。このため光礁姥步が材墻となる。
黎眉パッケ〖ジはインタ〖ポ〖ザベ〖スの禱窖であり、チップレットの儡魯には啼瑪が驢く、また剩花なレゴゲ〖ムでもある、とHe會は胳っている。答饒が絡きいほど充れやすくなり、泣塑の亨瘟メ〖カ〖とのコラボが風かせない。コラボによって你い殊偽まりを光めることができると咐う。呵絡の嗆みは、どうやって欄緩拉を懼げ、殊偽まりを羹懼させるかである。レゴゲ〖ムと票屯、儡魯嬸尸を篩潔步し、磊り尸けや亨瘟がノウハウになるとしている。
光礁姥步では澀臉弄にCPUやGPU、DSP、メモリなど屯」なプロセッサや攙烯を礁姥するヘテロな礁姥禱窖になる∈哭2∷。Intel家フェロ〖のRavi Mahajan會は、ヘテロ礁姥が腳妥になり、DTCO∈Design Technology Co-Optimization∷からシステム弄な雇えのSTCO∈System Technology Co-Optimization∷を渴め∈徊雇獲瘟1∷、パッケ〖ジやソフトウエア、チップの呵努步が腳妥になる。そのためにUCIeのような篩潔憚呈を渴めていくことになるという。
哭2 AMDの光礁姥SoCには3D-ICが蝗われている 叫諾¨AMD
UCIe 1.0では、毋えばバンプピッチが45µmと腮嘿な憚呈をUCIe-A8やUCIe-A16∈眶機はパッド眶∷とし、篩潔弄なバンプピッチの110µmの憚呈をUCIe-S8やUCIe-S16などとして路えていく。Intelが倡券したPonte Vecchio GPUプロセッサには1000帛トランジスタを礁姥し、47改のアクティブなタイル∈チップレット∷を蛇き低めており、それらの粗に儡魯に11改のEMIBシリコンブリッジを蝗っているという。
Intelはヘテロ礁姥の黎眉パッケ〖ジでは、ダイ-ダイ粗の芹俐を濕妄霖やプロトコルスタック、ソフトウエアモデルなどで篩潔步すると、稱家のチップレットをミックス&マッチで詞帽に儡魯できるようになると鼎に、パッケ〖ジ柒嬸にPCIeやCXLなどの光廬インタ〖フェイスを蝗えるようになり、燒裁擦猛の光いカスタム瀾墑が材墻になるとしている。
ヘテロ礁姥の黎眉パッケ〖ジ禱窖に蝸を掐れるもう辦つの妄統が、モノリシックなエリアスケ〖リング∈徊雇獲瘟2∷が28鉗ごろには稅下してしまうからだ、とAMDのTechnology □Product Engineering么碰シニアVPのMark Fuselier會は揭べている。なぜ稅下するのか。3肌傅での燙姥スケ〖リングではメタルのRCスケ〖リングしづらくなり礙逼讀を第ぼすようになるからだとしている。その箕はもはやCu芹俐は蝗えず、光擦なCo□Ru芹俐によって鳥鉤を布げるといった供勺が澀妥になるという。チップレットの黎眉パッケ〖ジはコスト弄にも銅網だとしている。
ただし、チップレットによる黎眉パッケ〖ジング禱窖では啼瑪は驢い。辦つは錢の啼瑪であり、もう辦つは排富肋紛の啼瑪だとAMDのFuselier會は廈す。錢による啼瑪として呵奪赦懼しているのが染拍バンプにおけるエレクトロマイグレ〖ションだ∈徊雇獲瘟3∷。Fuselier會は、錢のインタ〖フェイスの啼瑪が腳妥だと回紐する。チップ柒嬸のエレクトロマイグレ〖ションの啼瑪ではない。たとえ、KGD∈Known Good Die∷だとしても錢肋紛の礙いチップやチップレットを3肌傅姥霖するようになると、ホットスポットがあれば懼布のチップに礙逼讀を第ぼし浩肋紛となる。
さらに排富丁惦ではパワ〖をどう丁惦するか、どうレギュレ〖トするか、という啼瑪もある。黎眉パッケ〖ジでは極統刨が絡きいため、排富肋紛が豈しい。この黎、1チップのバックサイドに排富丁惦ラインを肋けることが捏捌されているが、レギュレ〖タをオンチップする澀妥があるだろうとFuselier會は咐う。
徊雇獲瘟
1. ≈imec、∝ム〖アの恕摟はこれからも賄まらない≠、STCOでA2坤洛まで魯く∽、セミコンポ〖タル (2022/11/09)
2. ≈TSMC甫墊×柴鎊嘎年FreeWebinar∈9/28∷∽、セミコンポ〖タル (2022/10/04)
3. Mutschler, A. S., "3D-IC Reliability Degrades with Increasing Temperature", Semiconductor Engineering (2022/12/14)
