TSMC、銅怠インタ〖ポ〖ザによるCoWoS禱窖の庭疤拉を悸沮
黎眉パッケ〖ジ∈Advanced Package∷禱窖が海稿ICパッケ〖ジの面で呵も絡(luò)きな喇墓を儈げると輝眷拇漢柴家が徒盧している奶り、Appleのパソコン脫プロセッサであるM1チップやNvidiaの呵糠GPUチップH100∈哭1∷などに蝗われている∈徊雇獲瘟1∷。ここではインタ〖ポ〖ザ禱窖がカギを愛(ài)る。TSMCは銅怠インタ〖ポ〖ザによるCoWoS禱窖が拉墻だけではなく慨完拉も庭れていることを湯らかにした。
哭1 Nvidiaの呵糠GPU≈H100∽を烹很したボ〖ド 叫諾¨Nvidia
黎眉パッケ〖ジ禱窖は2.5Dあるいは3D-ICなどと鈣ばれているが、その坤腸輝眷は2020鉗から2027鉗にかけて鉗士堆喇墓唯CAGRが10.2%で喇墓するという徒盧から、7.84%喇墓や8%喇墓などいろいろな輝眷拇漢柴家から券山されている。輝眷憚滔も2026鉗に382帛ドルや475帛ドル、2027鉗に642帛ドル、2028鉗に550帛ドルなど輝眷拇漢柴家によってまちまちである。とはいえ、400×500帛ドルに喇墓するとみてよいだろう。
なぜか。TSMCは腮嘿步の黎片を磊って、7nm、5nmとやってきて呵奪では4nmと腮嘿步を渴めているが、コスト弄には端めて光くなっている。毋えば、TSMCは7nm笆布のウェ〖ハを鏈抨掐ウェ〖ハの1×2充しか貍めていないが、その卿懼馳は鏈攣の染尸にも第ぶ。コストがかかるため瀾隴サ〖ビス擦呈も懼げている。このため、叼絡(luò)なチップよりは攙烯ごとに井さなチップレットに尸充して磊り叫し、マルチチップ悸劉する數(shù)が奧い、と票家DirectorであるShin-Puu Jeng會(huì)は咐っている。このマルチチップパッケ〖ジが黎眉パッケ〖ジである。
ただしチップレットやメモリ、SerDesなどの件收攙烯のプロセスノ〖ドはまちまちで、しかも芹俐の排端パッドもバラバラなので、芹俐をし木さなければパッケ〖ジングできない。そこで浩芹俐霖∈Redistribution Layer∷となるインタ〖ポ〖ザを瞥掐して呵姜弄にプリント答饒に悸劉しやすくする、あるいは篩潔弄なピン芹彌に圭わせるのである。
シリコン懼に攙烯を菇喇したダイは、インタ〖ポ〖ザ懼に眉灰をボンディングされ、インタ〖ポ〖ザ柒の浩芹俐霖を奶り、プリント攙烯答饒∈サブストレ〖ト∷の排端パッドと儡魯される。絡(luò)きなシリコンダイだと殊偽まりが礙いが、井さなシリコンに尸充する數(shù)がもはやコストが奧くなる、とTSMCのJeng會(huì)は咐う。裁えて瓤りが負(fù)警し、慨完拉も光まるとしている。インタ〖ポ〖ザ極咳の絡(luò)きさはレチクルサイズ∈32mm∵26mm∷を答塑帽疤とする。
このインタ〖ポ〖ザの亨瘟としてはシリコンウェ〖ハを蝗う緘がこれまでは銅跟だった。いわゆるシリコンインタ〖ポ〖ザである。しかし、TSV∈Through Silicon Via∷が考くなりすぎると芹俐霖が悸劑弄に墓くなる。芹俐が墓くなるとデ〖タ廬刨が皖ちるだけではなく、久銳排蝸も懼競(jìng)し、さらにノイズの逼讀を減けやすくなる。紊いことは辦つもない。HBM3とSoCとの粗の調(diào)違はJEDEC憚呈で5.5mm鎳刨なので、HBMのシリコンが更ければその調(diào)違がさらに凱びることになる。インタ〖ポ〖ザとして、シリコンよりも泅く侯瀾できる銅怠ポリマ〖を蝗えば、芹俐調(diào)違を沒(méi)教できる。そこで、TSMCは銅怠インタ〖ポ〖ザを脫いて芹俐霖の沒(méi)教を哭った。銅怠ポリマ〖を刪擦した馮蔡、28GHzから56GHzへと件僑眶を懼げるに驕い祿己は、これまでのシリコンインタ〖ポ〖ザと票屯絡(luò)きくなるが、附覺(jué)の泅いシリコンインタ〖ポ〖ザよりは井さい。
黎眉パッケ〖ジでは、SoCプロセッサに絡(luò)推翁3肌傅メモリのHBM∈High Bandwidth Memory∷が蝗われており、それもHBM3という呵絡(luò)バンド升が819GB/擅と端めて弓い3肌傅メモリである。このため芹俐がデ〖タ廬刨を皖とすことは釣されない。
TSMCはインタ〖ポ〖ザ懼にチップを礁姥するこの禱窖をCoWoS∈Chip on Wafer on Substrate∷禱窖と鈣んでいるが、SoCやチップレットとHBMを礁姥する脫龐では絡(luò)翁に蝗われそうだ。CoWoS禱窖における銅怠インタ〖ポ〖ザは、シリコンとプリント攙烯答饒との錢四磨犯眶の般いによる炳蝸を此下するバッファの舔充も積つとしている。
悸狠、インタ〖ポ〖ザの浩芹俐霖において慨規(guī)霖を排富霖ˇ儡孟霖で洞むことにより、7.2Gbpsの慨規(guī)のアイダイヤグラムでのノイズとジッタ〖は端めて警なかった。さらに光補(bǔ)瘦瓷や光補(bǔ)瓢侯、補(bǔ)刨サイクルなどの活賦を乖った馮蔡、稍紊墑は券欄しなかったという。また絡(luò)きなダイサイズのフリップチップ悸劉したSoCと孺べても、シリコンとプリント答饒との錢四磨犯眶の汗を銅怠インタ〖ポ〖ザがバッファとして帝箭したことで炳蝸は警なかったとしている。また、シミュレ〖ションだが、4チップのSoCと20チップのHBM3Eを、88.5mm∵78.5mm∈レチクル8綏尸∷という叼絡(luò)な銅怠インタ〖ポ〖ザ懼にパッケ〖ジした眷圭でも瓤りは呵絡(luò)59µmと警ないとしている。
海攙の券山は、2022鉗IMSI∈排灰悸劉供池甫墊疥∷オ〖プンフォ〖ラムにおける潑侍怪遍としてJeng會(huì)が廈されたもの。怪遍面にスライドをコピ〖して瓦しくないと揭べていたため、哭を績(jī)すことができなかったことは荒前であるが、Jeng會(huì)は怪遍の呵稿に、ガラスインタ〖ポ〖ザの材墻拉について使かれた劑啼を疽拆しよう。票會(huì)は≈インピ〖ダンスが你いという爬ではガラスは庭れているが、啼瑪はクラックの券欄であり、それを松ぐための抨獲が絡(luò)きい。その抨獲をどう攙箭するかが啼瑪であり、糠プロセスはできる嘎り蝗いたくない∽と揭べている。
徊雇獲瘟
1. ≈Nvidia、呵糠GPU帴CPU帴ネットワ〖クチップで坤腸呵動(dòng)のコンピュ〖タを侯る∽、セミコンポ〖タル (2022/03/25)
