7nmと5nm箕洛はやってくるのだろうか々
糠亨瘟と糠トランジスタでム〖アの恕摟を1.5nm笆布まで凱ばすことはできそうだが、啼瑪は懷姥みで、まだ豺のない啼瑪も驢い。セミコンポ〖タルの捏啡メディアであるSemiconductor Engineeringは黎眉禱窖を倡券する絡緘染瞥攣メ〖カ〖を艱亨した。
絡緘染瞥攣メ〖カ〖が28nm、20nmデバイスの惟ち懼げを魯けているため、ベンダ〖も經丸禱窖のロ〖ドマップを構糠してきている。禍悸、ICメ〖カ〖は10nm糠瀾墑の叫操スケジュ〖ルについて胳っている。GlobalFoundriesとIntel、Samsung、TSMCは、プロセスノ〖ドのオプションをさらに7nm、5nm笆布へと腮嘿步している。
ICメ〖カ〖が10nmまで腮嘿步する材墻拉は光いが、7nm笆布のレベルになると驢眶の啼瑪に木燙する。呵絡の啼瑪は、7nmノ〖ドは丸るのだろうか、ということだ。さらに5nmも材墻なのか。3nmとなると經丸は鏈く斧えない。
もし染瞥攣緩度が10nm踏塔へ乖くのなら、これまでやってきたようなゲ〖ト墓のスケ〖リングというような詞帽なプロセスではないだろう。7nmへ敗乖するためには、龐數もないコストがかかるだろう。糠しいトランジスタのア〖キテクチャやチャンネル亨瘟、芹俐を糠たに倡券しなければならないからだ。そのためには糠しい瀾隴劉彌や亨瘟も倡券しなければならず、それらは禱窖弄に踏較であるか、まだ賂哼していない。
禱窖弄にはR&Dレベルで7nm、5nmのチップを侯ることはできる。啼瑪の辦つはシステムに澀妥なコストと久銳排蝸に斧圭うデバイスを肋紛し、瀾隴することである。もう辦つの啼瑪は、賴しいテクノロジを聯買することだ。さまざまな聯買昏がいまだに萎瓢弄だからである。
悸に、さまざまなモノの面にあるこれまでのロ〖ドマップでは、黎片を乖くトランジスタの鉻輸は、7nmレベルでは光敗瓢刨あるいはIII-V虜のFinFETで、5nmでは肌坤洛のトランジスタタイプに苞き費がれるだろう。
海や、聯買昏はいろいろなロ〖ドマップに今かれている。毋えば、IMECの呵糠のロ〖ドマップによれば、III-V虜FinFETは5nmまでいけそうだ。7nmで判眷するだろうと斧られている。そして、肌坤洛トランジスタは、玲ければ7nm箕洛に判眷するかもしれない、とIMECは斧る。
7nmレベルでは、3鹼梧のトランジスタが鉻輸に懼っている。ゲ〖トでチャンネルをぐるりと跋んだFET、翁灰版竿のFinFET、そしてSOI FinFETだとIMECは斧る。ゲ〖トで跋んだトランジスタは材墻拉は絡きいが、これで瘋まりというのには箕袋景玲だ。辦數、SiとはなじみのないIII-V虜ではなくGeをチャンネル亨瘟に網脫することも銅司だ。
これまでのように、染瞥攣度腸はコスト跟唯がよく、欄緩する擦猛があり、腮嘿步できる禱窖を滇めている。呵奪恃わったことは、チップメ〖カ〖が聯買する禱窖の倡券を締いでいることである。頂凌陵緘に絡きく汗をつけるためにもっと玲く輝眷へ抨掐したいのだ。
そのような眷圭でも、IMECのロ〖ドマップは經丸をつかんでいる。CMOSプロジェクトでは、この甫墊倡券怠菇は、GlobalFoundriesやIntel、Samsung、TSMCといったメンバ〖措度眶家と鼎票倡券している。IMECは甫墊倡券を瞥き、メンバ〖措度に聯買昏を故らせている。そして、呵姜弄な冉們をIMECのパ〖トナ〖に扦せている。
IMECとそのメンバ〖措度によるロ〖ドマップに答づき、度腸は≈2018鉗に7nm∽を謄篩としている。睹くことではないが、揉らはチップスケ〖リングとム〖アの恕摟がもう姜哚に奪づいているという雇えを失しょくしたいとも蛔っている。≈啼瑪は7nm箕洛が丸るかどうかではない。7nmは丸る。啼瑪は、警し覓れるかどうかである。スケ〖リングが魯くかどうかは啼瑪ではない。啼瑪は覓くなるかどうかである∽とIMECの家墓敷CEOのLuc Van den hove會は揭べている。
IMECとそのパ〖トナ〖は、5nm笆慣についても聯買昏を腳みづけしている。≈もちろん、(7nm笆慣には)稍澄悸なことが籠えてくるが、たくさんの聯買昏が肌から肌へといまだに叫ている∽とVan den hove會は咐う。
10nm笆慣になるとIC肋紛と瀾隴のコストは端めて光くなってしまう。わずか眶家のチップメ〖カ〖しかこういったデバイスの肋紛ˇ瀾隴する禱窖ノウハウやリソ〖スを積てなくなる。だから度腸はこれまで笆懼にコラボしなければならないとSamsung Electronics染瞥攣R&Dセンタ〖のエグゼクティブVPのE.S. Jung會は咐う。票會は≈碰家のR&Dセンタ〖では3つのプロセスノ〖ドで票じことをやらせている。謄篩は1.5nmだ。どうやってそれを悸附するか。ツ〖ルと亨瘟、オ〖プンイノベ〖ションが澀妥だ。これらすべてをやろうとすると碰家だけでは痰妄だ∽と咐う。
いろいろな聯買昏
奪い經丸の黎眉チップのロ〖ドマップは斧えている。附哼のFinFETやプレ〖ナFD SOI禱窖は10nmまで腮嘿步できるだろう。その稿、ゲ〖トは7nmのチャンネルを擴告しにくくなってくる。糠しいトランジスタのア〖キテクチャの澀妥拉が光まるだろう。
7nmノ〖ドでの黎眉デバイスとなる鉻輸の辦つは光敗瓢刨FinFETであろう。これはチャンネルにIII-V亨瘟を蝗ったFinFETだ。このIII-V FinFETはpチャンネルFETにGe、nチャンネルFETにInGaAsを蝗ったものになりそうだ。
≈Geは渴殊している。III-Vはトリッキ〖で、構なる倡券が澀妥だ∽とIMECのプロセス禱窖のシニアVPであるAn Steegen會は咐う。
禍悸、III-V禱窖は豈しいが、5nmノ〖ドまで渴むことができるはずだ。≈GeとIII-Vのチャンネルは7nmではホットな鉻輸だ。しかし、これらの亨瘟の豆いバンドギャップはリ〖ク排萎の你いトランジスタで啼瑪となりつつある。これらの亨瘟∈III-V∷は辦斧すると7nmから5nmへ渴むように斧える。奪い經丸、ソ〖ス/ドレインにこれらの亨瘟が蝗われるだろう∽とIMECロジックプロジェクトのディレクタであるAaron Thean會は斧る。
では、III-V FinFETの瞥掐が覓れるとして、7nm箕洛に澀妥な肌の禱窖は部か。ゲ〖トの件跋を跋んだ翁灰版竿菇隴のFinFETとSOI FinFETなどのトランジスタを聯買昏に刁げている。瑯排弄にゲ〖ト件跋をぐるりと跋んだ墊端のCMOSデバイスを雇えてみると、チャンネルの件跋4數羹をゲ〖トで跋んだ菇隴のトランジスタだろう。≈(ゲ〖トで窗鏈に跋まれた)プロセスのあるポイントでは、そのFin菇隴の布嬸にはアンダ〖カットが叫丸ているだろう。そうするとゲ〖ト冷憋遂がチャンネルの布にも凱びており、まさにナノワイヤ〖菇隴そのものになる∽とIMECのSteegan會は揭べる。
≈もちろんSOIもある。悸跟弄に翁灰版竿でもある。(菇隴弄には)跟唯の光いエネルギ〖の燙姥で侯ることができ、リ〖ク排萎パスを答塑弄にカットする∽(票會)。
7nmでのチャンネル亨瘟として、IMECは企つの聯買昏に故っている。pチャンネルFETではGe喇尸80%、あるいは25%~50%と、nチャンネルFETには夏を此下するためのバッファとして、0~15%のGeを瞥掐する。≈もちろん鉻輸のGeは粗般いない。Siデバイスは0.8~0.75Vで瓢侯するが、Geデバイスは0.5Vで瓢侯する。滇める瑯排弄な濕拉と拉墻が評られるはずだ。しかし、もちろん、Vddを布げ久銳排蝸を布げなければならない∽と票會は咐う。
7nmに魯き、染瞥攣度腸は5nmに羹けた聯買昏をいくつか脫罷している。ゲ〖トで窗鏈に跋む房、翁灰版竿房、SOI FinFET、III-V FinFET、僥房ナノワイヤ〖などである。≈僥房ナノワイヤ〖に簇する攫鼠を鏈て滇めており、チャンネルをどのように渴步させるかを拇べている。礁姥禱窖としてはチャンネルラストか、チャンネルファ〖ストか、を蝗うだろう∽と票會は咐う。
啼瑪は懷姥
染瞥攣度腸は10nm笆慣の瀾隴懼の啼瑪に木燙している。呵絡のハ〖ドルは、リソグラフィだ。パタ〖ン瀾隴コストを布げるため、IMECのCMOSパ〖トナ〖は、7nm箕洛までにEUV∈extreme ultraviolet∷リソグラフィを瞥掐したいという。しかし、EUVは輝眷徊掐の怠柴を部攙か己った。各富のパワ〖稍顱が豺瘋しないためだ。
IMECはEUV券鷗の途孟を荒している。ASMLとの鼎票倡券であり、IMEC極咳がASMLのEUVツ〖ルのベ〖タサイト(ユ〖ザ〖としての悸脫悸賦眷疥)としても漂く。≈∈EUV各富の∷渴殊はそこにある。海は1箕粗碰たり35綏のスル〖プットのレベルだと蛔う∽とIMECのVan den hove會は揭べ、≈7nmに羹けて、EUVは粗に圭う極慨がある∽と魯けた。
7nmまでに染瞥攣度腸はEUVとマルチパタ〖ニングの尉數を澀妥とする。≈7nmレベルでは、21nmピッチに腮嘿步したマスクレイヤ〖が澀妥だ。それはEUVのピッチよりもすでに井さい。21nmピッチレベルでFinのようなレイヤ〖を侯るためには、ゲ〖ト件跋の裁供にEUVとダブルパタ〖ニングのピッチになる。だから、染瞥攣緩度の踏丸のために企つの禱窖の寥み圭わせがいる∽とApplied Materialsのトランジスタ禱窖グル〖プのシニアディレクタである、Adam Brand會は胳る。
しかし、EUVがその怠柴を己うなら、染瞥攣度腸はいまだに193nm閉炕とマルチパタ〖ニング禱窖に羹かうだろう。≈もしEUVが潔灑できないなら、スペ〖サのパタ〖ニングを蝗ってFinを侯ることになろう∽とLam Researchフェロ〖のReza Arghavani會は咐う。≈スペ〖サによるパタ〖ニングにはデポジションとエッチング禱窖が澀妥である。パタ〖ニングを2攙しなければならない眷圭には閉炕リソグラフィが2攙澀妥になる。しかし、2攙乖うとコストアップになる。3攙だとさらにコストは懼がり、やはり絡啼瑪になる∽∈票會∷。
パタ〖ニングの啼瑪は剩花なパズルのピ〖スの辦つにすぎない。≈7nm箕洛に乖くまでに22nmから14/16nm、10nmのFinFETをすでに評ているはず。つまり3坤洛のFinFETだ。しかし、FinFETの孺毋教井を瘦つため、プレ〖ナデバイスでやってきたようにゲ〖トとチャンネルとのカップリングに簇して票じような啼瑪がある∽とAppliedのBrand會は揭べる。
7nmでは、ゲ〖ト墓を沒くして拉墻を拜積するといった糠しいトランジスタ禱窖が滇められる。≈ゲ〖トでぐるりと跋む菇隴は呵も跟蔡弄∈なソリュ〖ション∷だ。この數羹にかけてみようと蛔う∽とBrand會は咐う。
ゲ〖トでぐるりと跋む菇隴は、みんなが雇えるほどラディカルではない。≈鏈く悸脫弄だ。FinFETの渴步として、ゲ〖トで跋む菇隴を雇えることはできる。ゲ〖トでチャンネルの件りを跋むと婁燙の眶が籠えるが、7nmではそうなるだろうか?禱窖の渴殊をベ〖スにすると、7nmか5nmではそうなるだろう。賴澄なノ〖ドは、アグレッシブな措度がゲ〖ト墓をどのようにして沒くするか、にかかっている∽(票會)。
ゲ〖トで跋む菇隴は剩花なナノワイヤ〖菇隴が澀妥になり、潰恕をうまく擴告したというデモンストレ〖ションはまだない。≈啼瑪は懷姥している。絡きな啼瑪の辦つはコンタクト鳥鉤である∽と票會は咐う。
コストはどうか。≈FinFET∈Intelは22nmから蝗脫∷での納裁コストは、∈プレ〖ナプロセスと孺べて∷鏈プロセスのわずか5%にすぎない。だから、この供鎳では警し恃えるだけで茶袋弄な糠禱窖を瞥掐できる。ゲ〖トで跋む菇隴は、士燙弄なレイアウトでするのなら擊たようなことができる。士燙弄なレイアウトをゲ〖トで跋む菇隴を侯るのなら票じプロセスを蝗える供鎳が籠えるだろう。もちろん、エピ喇墓や聯買近殿、ALDのような剩花な供鎳が裁わるだろう∽(票會)。
侍の雇えもある。この10鉗粗、プレ〖ナ禱窖でチップを肋紛ˇ瀾隴してきた。海やIC肋紛と瀾隴の尸填ではFinFETを何脫しなければならない。7nmではトランジスタはもっと恃步するだろう。肋紛にもう辦つ撬蟬弄な恃步を彈こす。
このためにFinFET禱窖の變炭を哭るべきだという罷斧もある。≈トランジスタに灤してゲ〖トで跋むような菇隴の恃步は聯買昏がいくつかあるが、FinFET禱窖の變炭がリ〖ドしていく禱窖だと塑碰に蛔う。できる嘎りFinFET禱窖を變炭させていくと蛔う。それは、プレ〖ナトランジスタからFinFETへ蓮敗するのと票屯に肋紛とプロセス倡券に絡きな恃步を第ぼすだろう。だから冷灤澀妥ではない嘎り、侍のトランジスタ菇隴へは乖かないだろう∽とLamのArghavani會は咐う。
10nm笆慣になると、FinFETを變炭させる數恕はいくつかある。≈このFinFETからIII-VやGeへの恃步や、Finを光くすることはFinFET禱窖の極臉な變墓であるが、この禱窖の鏈ての妥燎、毋えばIII-Vのデポジションなどは、まだ潔灑できていない。∈III-Vでは∷もっと漿較しなければならないことが驢い。しかし、そこに毗茫できると澄慨している。悼啼爬は、7nmまでに毗茫できるか、だ。どうも纏しい∽と票會は咐う。
湯らかにチップメ〖カ〖は7nmと5nmに羹かってフルスピ〖ドで倡券している。その辦つTSMCは2014鉗瑣までに7nmのテストチップを斧せたいとしている。TSMCなどのメ〖カ〖は、ゲ〖トで跋む菇隴は悸附が豈しいと斧ているが、戮に洛わるモノはない。粗般った數羹に乓けると柔淮な馮蔡を痙く。≈だから、碰家は戮の聯買昏も渾填に掐れている∽とTSMCの甫墊倡券么碰敷CTO∈チ〖フテクノロジ〖オフィサ〖∷のJack Sun會は揭べている。
