Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(プロセス)

Altera、14nmのIntelファウンドリ、55nmフラッシュ、ロードマップを語る

FPGAj}のAltera(アルテラ)は、14nm時代に向けたのロードマップ(図1)とポートフォリオをらかにした。14nmではIntelをファウンドリとして使う旨も表しており、そのT図をD材した。

図1 20nmまではTSMCと密に組むAltera 出Z:Altera

図1 20nmまではTSMCと密に組むAltera 出Z:Altera

Alteraは、現在の28nmプロセスから20nm、さらに14nmへのロードマップをWいており、さらにTSMCのeつ55nm組み込みフラッシュプロセスもに組み入れるという発表も最Zしている。OTN(Optical Transmission Network)分野に向けてIPベンダーであるデンマークのTPACK社をA収したことも同時期に発表した。

TSMCの55nm組み込みフラッシュをAlteraのFPGAに採り入れる狙いはズバリ、O動Zと噞である。クルマでは、ダッシュボードU御からシャーシU御など比較的低コストの分野から、W\術であるドライバアシスタンスのビデオ処理やオフロードでのハウスキーピング機Δ砲皀侫薀奪轡絅瓮皀蠅鮖箸Αフラッシュなどの不ァ発性メモリを使うPLDでは、小容量のしかできなかったが、55nmフラッシュ\術の導入により、j容量のPLDが可Δ砲覆襦FPGAよりは量もしやすい。

フラッシュを集積することで、ユーザのシステムコンフィギュレーションの立ち屬りが]くなる。しかもj容量のフラッシュメモリ覦(図2)をeっているならユーザのデータメモリとしても使える。TSMCは、ルネサステクノロジと40nmフラッシュマイコン\術を共同開発することで1Qiに合Tしており(参考@料1)、今vの55nm組み込みフラッシュ\術とは違うようだが、そのプロセスの詳細は不である。


図2 TSMCの55nmフラッシュメモリプロセスのテストチップ 出Z:Altera

図2 TSMCの55nmフラッシュメモリプロセスのテストチップ 出Z:Altera

TPACK社は2Q半iにApplied Micro Circuits社がA収したが、今v、AlteraはApplied MicroからTPACK社をP入したもの。狙いは、400Gbpsの光ネットワークの高]v路。FPGAのj容量・高]の主なとして、通信インフラの高]スイッチ、高]インターフェースがある。モバイル分野では、YouTubeなどの動画やブラウザをアクセスするユーザが\え、通信トラフィックが\している。通信容量の拡jはLかせない。通信インフラ機_はAlteraのFPGAの主のkつである。TPACKは、10Gbps/20Gbpsと高]のOTN向けのIPをeっており、これがAlteraにはLけていた。

Alteraが28nmから20nm、さらに14nmへと微細化を推進するのは、通信や放送などのインフラx場の要求が咾い燭瓩澄7搬喞命はLTEからLTE-Advancedへ進化し、放送は4Kという解掬戮魑瓩瓩討る。20nmプロセスで作るFPGAは、28nmと比べ、消J電は最j60%も下がると見ている。20nmプロセスでは来通りTSMCのHKMG(高誘電率のメタルゲート)プレーナMOSFETプロセスをWする。

しかし、14nmでは3次元構]のTri-gateFETプロセスに々圓垢襪Alteraは見ており、ファウンドリとしてIntelをんだことを発表している。なぜIntelか。Alteraのおよびコーポレートマーケティング担当VPのVince Hu(図3)は、その理yを二つ挙げる。kつは、Intelが最先端のプロセス\術をeっているから低消J電・高性Δ期待できること。もうkつは、IntelはTri-gateやFINFETなどの3次元トランジスタの経xが長いからだ。同は、「GlobalFoudriesはまだ14nmプロセスを確にしていない」と言う。


図3 Altera Products and Corporate Marketing VPのVince Hu

図3 Altera Products and Corporate Marketing VPのVince Hu


Intelの気らはこれまで通り、ファウンドリビジネスの発表がないが、14nmプロセスではファウンドリビジネスを行うことをIntelはAlteraに瓦靴謄灰潺奪箸掘∧数の攵ξがあることを保証した、とHuは語る。14nmのような最先端プロセスではコストシェアリングがに_要となり、ファブレス半導にとってファウンドリの攵ξのコミットメントはLかせないとする。

Alteraは、Siインターポーザ屬FPGAチップを並べて配する2.5DのICだけではなくチップ同士を_ねる3D ICの開発もTSMCと共同でけている。Intelもこの3D\術をeっているという。Alteraはさらにチップ同士を光ファイバでつなぎ、光の入出v路をシリコンフォトニクス(シリコンを光導S路として使う)で形成する\術にもを入れている。やはり無線通信インフラ機_に400Gpbsが求められるようになると、1チップで20Gbpsや50Gbpsといった高]性が要になるため、光\術もMして開発しているという。

参考@料
1. ルネサス、フラッシュマイコンのグローバル戦SでTSMCと提携 (2012/05/29)

(2013/05/02)
ごT見・ご感[
麼嫋岌幃学庁医 励埖蝕伉殴殴利| 亜煤泣赱寄ji依湊間湊海h| 99riav篇撞忽恢壓濘| 撹繁天胆匯曝屈曝眉曝議窮唹| 湘湘篇撞壓濆杰簡啼6| 天胆娼瞳返字壓| 窒継壓濆杰観盃| 胆胆炙昆忽窒継互賠壓濆杰 | 忽恢娼瞳壷課唹垪窒継| aaaaaav| 來涙鷹廨曝涙鷹| 消消se娼瞳匯曝屈曝忽恢| 晩昆窮唹壓|嶄昆| 冉巖繁撹壓灑惟| 天胆娼瞳匯曝屈曝消消| 繁繁際際忝栽消消冉巖| 娼瞳怜匚牽旋壓濆杰| 忽恢匯曝屈曝眉曝胆溺| 互賠嗤鷹忽恢匯曝屈曝| 忽恢娼瞳9999消消消消鷲忸爽 | 來匯住匯岱匯岱匯篇撞| 消消99娼瞳忽恢醍狭姙姙| 晩昆晩昆晩昆晩昆晩昆| 冉巖av撹繁娼瞳利嫋壓濂シ| 徭田裕田丕坩敢弼| 溺繁18谷頭匯雫谷頭壓| 音触篇撞窒継壓濆杰| 田田田涙飢篇撞窒継鉱心1000| 消消冉巖娼瞳涙鷹a▲寄| 恷除嶄猟忖鳥2019| 窒継繁曇涙鷹音触嶄猟忖鳥狼| 弼玻玻冉巖娼瞳嶄猟忖鳥| 忽恢忽囂斤易其然壓濆杰| 消消冉巖恷寄撹繁利4438| 忽恢娼瞳冉巖匯曝壓濂シ| 55匚弼66匚弼忽恢娼瞳篇撞| 忽徭恢田91寄舞娼瞳| 99娼瞳嶄猟忖鳥| 爺銘mv壓濘間侘鍔崢| mm1313冉巖忽恢娼瞳涙鷹編心| 挫槻繁芙曝舞瀧www壓灑以 |