Semiconductor Portal

» セミコンポータルによる分析 » \術分析 » \術分析(プロセス)

Altera、14nmのIntelファウンドリ、55nmフラッシュ、ロードマップを語る

FPGAj}のAltera(アルテラ)は、14nm時代に向けたのロードマップ(図1)とポートフォリオをらかにした。14nmではIntelをファウンドリとして使う旨も表しており、そのT図をD材した。

図1 20nmまではTSMCと密に組むAltera 出Z:Altera

図1 20nmまではTSMCと密に組むAltera 出Z:Altera

Alteraは、現在の28nmプロセスから20nm、さらに14nmへのロードマップをWいており、さらにTSMCのeつ55nm組み込みフラッシュプロセスもに組み入れるという発表も最Zしている。OTN(Optical Transmission Network)分野に向けてIPベンダーであるデンマークのTPACK社をA収したことも同時期に発表した。

TSMCの55nm組み込みフラッシュをAlteraのFPGAに採り入れる狙いはズバリ、O動Zと噞である。クルマでは、ダッシュボードU御からシャーシU御など比較的低コストの分野から、W\術であるドライバアシスタンスのビデオ処理やオフロードでのハウスキーピング機Δ砲皀侫薀奪轡絅瓮皀蠅鮖箸Αフラッシュなどの不ァ発性メモリを使うPLDでは、小容量のしかできなかったが、55nmフラッシュ\術の導入により、j容量のPLDが可Δ砲覆襦FPGAよりは量もしやすい。

フラッシュを集積することで、ユーザのシステムコンフィギュレーションの立ち屬りが]くなる。しかもj容量のフラッシュメモリ覦(図2)をeっているならユーザのデータメモリとしても使える。TSMCは、ルネサステクノロジと40nmフラッシュマイコン\術を共同開発することで1Qiに合Tしており(参考@料1)、今vの55nm組み込みフラッシュ\術とは違うようだが、そのプロセスの詳細は不である。


図2 TSMCの55nmフラッシュメモリプロセスのテストチップ 出Z:Altera

図2 TSMCの55nmフラッシュメモリプロセスのテストチップ 出Z:Altera

TPACK社は2Q半iにApplied Micro Circuits社がA収したが、今v、AlteraはApplied MicroからTPACK社をP入したもの。狙いは、400Gbpsの光ネットワークの高]v路。FPGAのj容量・高]の主なとして、通信インフラの高]スイッチ、高]インターフェースがある。モバイル分野では、YouTubeなどの動画やブラウザをアクセスするユーザが\え、通信トラフィックが\している。通信容量の拡jはLかせない。通信インフラ機_はAlteraのFPGAの主のkつである。TPACKは、10Gbps/20Gbpsと高]のOTN向けのIPをeっており、これがAlteraにはLけていた。

Alteraが28nmから20nm、さらに14nmへと微細化を推進するのは、通信や放送などのインフラx場の要求が咾い燭瓩澄7搬喞命はLTEからLTE-Advancedへ進化し、放送は4Kという解掬戮魑瓩瓩討る。20nmプロセスで作るFPGAは、28nmと比べ、消J電は最j60%も下がると見ている。20nmプロセスでは来通りTSMCのHKMG(高誘電率のメタルゲート)プレーナMOSFETプロセスをWする。

しかし、14nmでは3次元構]のTri-gateFETプロセスに々圓垢襪Alteraは見ており、ファウンドリとしてIntelをんだことを発表している。なぜIntelか。Alteraのおよびコーポレートマーケティング担当VPのVince Hu(図3)は、その理yを二つ挙げる。kつは、Intelが最先端のプロセス\術をeっているから低消J電・高性Δ期待できること。もうkつは、IntelはTri-gateやFINFETなどの3次元トランジスタの経xが長いからだ。同は、「GlobalFoudriesはまだ14nmプロセスを確にしていない」と言う。


図3 Altera Products and Corporate Marketing VPのVince Hu

図3 Altera Products and Corporate Marketing VPのVince Hu


Intelの気らはこれまで通り、ファウンドリビジネスの発表がないが、14nmプロセスではファウンドリビジネスを行うことをIntelはAlteraに瓦靴謄灰潺奪箸掘∧数の攵ξがあることを保証した、とHuは語る。14nmのような最先端プロセスではコストシェアリングがに_要となり、ファブレス半導にとってファウンドリの攵ξのコミットメントはLかせないとする。

Alteraは、Siインターポーザ屬FPGAチップを並べて配する2.5DのICだけではなくチップ同士を_ねる3D ICの開発もTSMCと共同でけている。Intelもこの3D\術をeっているという。Alteraはさらにチップ同士を光ファイバでつなぎ、光の入出v路をシリコンフォトニクス(シリコンを光導S路として使う)で形成する\術にもを入れている。やはり無線通信インフラ機_に400Gpbsが求められるようになると、1チップで20Gbpsや50Gbpsといった高]性が要になるため、光\術もMして開発しているという。

参考@料
1. ルネサス、フラッシュマイコンのグローバル戦SでTSMCと提携 (2012/05/29)

(2013/05/02)
ごT見・ご感[
麼嫋岌幃学庁医 谷頭壓濂シa| 菜創音嬉貳tttzzz利峽秘笥| 撹繁壓瀛啼客伺| 消当繁壽繁壽繁壽繁壽繁篇撞| 爾秤篇撞窒継利嫋| 嗽仔嗽彦議利嫋| 昆忽窒継岱尖胎頭壓濆杰2018| 忽恢娼瞳謹p斤易住算駄単| chinese岱徨戴xxxx篇撞殴慧| 丘壓牢返岬勇序弉似bl| 消消娼瞳冉巖晩云襖謹勸潤丗| 天胆撹繁眉雫匯曝屈曝壓濆杰| 冉巖弼圀www忝栽利| 娼瞳忽恢91消消消消消消a| 忽恢某沃崙捲壓| 仔弼利峽壓瀉盞| 忽恢娼瞳消消消消消消牽旋垪| 99re犯壓瀛啼| 挫物挫諸挫祐a雫頁窒継篇撞| 嶄猟忖鳥壓瀾盃涵瞳| 晩云唹頭才昆忽唹頭利嫋容呪| 冉巖av喟消涙鷹細細細| 天胆晩昆匯屈眉| 冉巖及匯忝栽爺銘総窃廨| 為栽h扉強只涙嬉鷹壓濆杰| 怜匚篇撞悶刮曝| 析母溺互咳匯曝屈曝眉曝| 忽恢篇撞低峡議| 99娼瞳忽恢某沃壓濺長囂| 翆翆弼穃縱戴杠麓ぜで| 嶄忽匯雫蒙仔谷頭| 容嗟富絃消消99消消99消消| 消消冉巖弼匯曝屈曝眉曝| 晩昆天胆匯曝屈曝眉曝膨曝| 冉巖av涙鷹撹繁娼瞳曝晩昆| 天胆忽恢晩云互賠音触| 冉巖晩昆娼瞳天胆匯曝屈曝匯| 襖謹勸潤丗才惣肖析繁| 冉巖互賠胆溺匯曝屈曝眉曝| 槻繁議j峨秘溺繁議p| 畠晩云訪篇撞壓|