Altera、14nmのIntelファウンドリ、55nmフラッシュ、ロ〖ドマップを胳る
FPGA絡(luò)緘のAltera∈アルテラ∷は、14nm箕洛に羹けた瀾墑のロ〖ドマップ(哭1)とポ〖トフォリオを湯らかにした。14nmではIntelをファウンドリとして蝗う惠も山湯しており、その罷哭を艱亨した。
哭1 20nmまではTSMCと泰に寥むAltera 叫諾¨Altera
Alteraは、附哼の28nmプロセスから20nm、さらに14nmへのロ〖ドマップを閃いており、さらにTSMCの積つ55nm寥み哈みフラッシュプロセスも瀾墑に寥み掐れるという券山も呵奪している。OTN∈Optical Transmission Network∷尸填に羹けてIPベンダ〖であるデンマ〖クのTPACK家を傾箭したことも票箕袋に券山した。
TSMCの55nm寥み哈みフラッシュをAlteraのFPGAに何り掐れる晾いはズバリ、極瓢賈と緩度脫龐である。クルマ脫龐では、ダッシュボ〖ド擴(kuò)告からシャ〖シ擴(kuò)告など孺秤弄你コストの尸填から、奧鏈禱窖であるドライバアシスタンスのビデオ借妄やオフロ〖ドでのハウスキ〖ピング怠墻にもフラッシュメモリを蝗う。フラッシュなどの稍帶券拉メモリを蝗うPLDでは、井推翁の瀾墑しかできなかったが、55nmフラッシュ禱窖の瞥掐により、絡(luò)推翁のPLDが材墻になる。FPGAよりは翁緩もしやすい。
フラッシュを礁姥することで、ユ〖ザのシステムコンフィギュレ〖ションの惟ち懼がりが廬くなる。しかも絡(luò)推翁のフラッシュメモリ撾拌(哭2)を積っているならユ〖ザのデ〖タメモリとしても蝗える。TSMCは、ルネサステクノロジと40nmフラッシュマイコン禱窖を鼎票倡券することで1鉗漣に圭罷しており∈徊雇獲瘟1∷、海攙の55nm寥み哈みフラッシュ禱窖とは般うようだが、そのプロセスの拒嘿は稍湯である。
哭2 TSMCの55nmフラッシュメモリプロセスのテストチップ 叫諾¨Altera
TPACK家は2鉗染漣にApplied Micro Circuits家が傾箭したが、海攙、AlteraはApplied MicroからT(mén)PACK家を關(guān)掐したもの。晾いは、400Gbpsの各ネットワ〖ク脫の光廬攙烯。FPGAの絡(luò)推翁ˇ光廬の肩な脫龐として、奶慨インフラの光廬スイッチ、光廬インタ〖フェ〖スがある。モバイル尸填では、YouTubeなどの瓢茶やブラウザをアクセスするユ〖ザが籠え、奶慨トラフィックが締籠している。奶慨推翁の橙絡(luò)は風(fēng)かせない。奶慨インフラ怠達(dá)はAlteraのFPGAの肩蝸脫龐の辦つである。TPACKは、10Gbps/20Gbpsと光廬のOTN羹けのIPを積っており、これがAlteraには風(fēng)けていた。
Alteraが28nmから20nm、さらに14nmへと腮嘿步を夸渴するのは、奶慨や庶流などのインフラ輝眷の妥滇が動(dòng)いためだ。啡掠奶慨はLTEからL(zhǎng)TE-Advancedへ渴步し、庶流は4Kという豺嚨刨を滇めてくる。20nmプロセスで侯るFPGAは、28nm瀾墑と孺べ、久銳排蝸は呵絡(luò)60%も布がると斧ている。20nmプロセスでは驕丸奶りTSMCのHKMG∈光投排唯のメタルゲ〖ト∷プレ〖ナMOSFETプロセスを網(wǎng)脫する。
しかし、14nmでは3肌傅菇隴のTri-gateFETプロセスに敗乖するとAlteraは斧ており、ファウンドリとしてIntelを聯(lián)んだことを券山している。なぜIntelか。Alteraの瀾墑およびコ〖ポレ〖トマ〖ケティング么碰VPのVince Hu會(huì)∈哭3∷は、その妄統(tǒng)を企つ刁げる。辦つは、Intelが呵黎眉のプロセス禱窖を積っているから你久銳排蝸ˇ光拉墻が袋略できること。もう辦つは、IntelはTri-gateやFINFETなどの3肌傅トランジスタの沸賦が墓いからだ。票會(huì)は、≈GlobalFoudriesはまだ14nmプロセスを湯澄にしていない∽と咐う。
哭3 Altera Products and Corporate Marketing VPのVince Hu會(huì)
Intelの數(shù)からはこれまで奶り、ファウンドリビジネスの券山がないが、14nmプロセスではファウンドリビジネスを乖うことをIntelはAlteraに灤してコミットし、剩眶の欄緩墻蝸があることを瘦沮した、とHu會(huì)は胳る。14nmのような呵黎眉プロセスではコストシェアリングが潑に腳妥となり、ファブレス染瞥攣にとってファウンドリの欄緩墻蝸のコミットメントは風(fēng)かせないとする。
Alteraは、Siインタ〖ポ〖ザ懼にFPGAチップを事べて芹彌する2.5DのICだけではなくチップ票晃を腳ねる3D ICの倡券もTSMCと鼎票で魯けている。Intelもこの3D禱窖を積っているという。Alteraはさらにチップ票晃を各ファイバでつなぎ、各の掐叫蝸攙烯をシリコンフォトニクス∈シリコンを各瞥僑烯として蝗う∷で妨喇する禱窖にも蝸を掐れている。やはり痰俐奶慨インフラ怠達(dá)に400Gpbsが滇められるようになると、1チップで20Gbpsや50Gbpsといった光廬拉が澀妥になるため、各禱窖も費(fèi)魯して倡券しているという。
徊雇獲瘟
1. ルネサス、フラッシュマイコンのグロ〖バル里維でTSMCと捏啡 (2012/05/29)
