インテルの22nmFINFETプロセスをファウンドリとして蝗うTabula家
インテル家の22nm、FINFETプロセスをファウンドリとして網脫する防腆を、糠督FPGAメ〖カ〖のタブラ∈Tabula∷家が涅馮した。タブラ家は、ロジックを箕尸充にリコンフィギュア(浩菇喇)することで、これまでのハイエンドFPGAよりも井さな燙姥でFPGAを悸附できる3D Space Timeア〖キテクチャを潑墓としてきたベンチャ〖だ。
哭1 Tabula家マ〖ケティング么碰のAlain Bismuth會
プログラマブルデバイスでありフレキシブルな染瞥攣チップであるFPGAの點き疥は、俠妄ゲ〖ト眶の充圭には芹俐撾拌嬸尸が絡きすぎてチップ燙姥が絡きくなってしまうこと。FPGAはチップ燙姥を井さくするため腮嘿步禱窖の黎片を乖くが、コストが光くなってしまうのはやむをえない。タブラ家のマ〖ケティング么碰バイスプレジデントのAlain Bismuth會は、≈芹俐撾拌嬸尸がスピ〖ドのボトルネックにもなってしまう∽と咐う。
ダイナミックに箕尸充でロジックを浩菇喇していくタブラのア〖キテクチャは、票じデザインル〖ルでは2絡メ〖カ〖のFPGAよりも庭れている。にもかかわらずなぜ22nmへと腮嘿步が澀妥なのか。Bismuth會はユ〖ザ〖からのデ〖タレ〖トの光廬步の妥滇は蔡てしなく魯くからだとしている。潑に、奶慨キャリヤの答孟渡では100Gbps/400Gbpsといった光廬步を袋略している。スマホなどの舍第によって奶慨トラフィックが四絡になることに灤借するためだ。デ〖タレ〖トは光廬であればあるほどよいという覺斗だ。つい黎泣もNTTドコモやKDDIの啡掠やスマホがつながらない、といったクレ〖ムが滬毗したが、奶慨トラフィックが締籠してきたからだ。
哭2 FPGAのボトルネックは芹俐 叫諾¨Tabula家
タブラ家に丸る漣はアルテラ家にいたBismuth會によると、FPGAの芹俐撾拌がスピ〖ドのボトルネックになっている。毋えば10Gbpsのトランシ〖バファブリックでは、FPGA柒嬸のRAMやDSPに陵碰する攙烯ブロックを肋けてもそれらをつなぐ芹俐嬸尸がネックになってスピ〖ドが叫ない。これを豺久するのが3D Spacetimeア〖キテクチャであり、柒嬸儡魯2GHzでボトルネックが豺久され、そのまま奶慨できるとする。これはチップを箕尸充でダイナミックに浩菇喇するため、チップそのものの芹俐撾拌が警なくてすむから光廬拉が拜積されるとしている。
このア〖キテクチャはダイナミックに浩菇喇するための擴告攙烯がキモとなる。この攙烯にはフェッチなどのためにRAMを驢く脫いるため、擴告攙烯をチップ柒に菇喇する。メモリとのやり艱りが裳人になるため、この擴告攙烯を侍チップにはしない。
タブラの晾いはまずはハイエンドの奶慨インフラの光廬步である。驕丸のFPGAを畝える拉墻を叫せるア〖キテクチャだからこそ、畝ハイエンドの炳脫にフォ〖カスしていく。このためには腮嘿步もその緘檬の辦つ。32nmの驕丸房プレ〖ナMOSトランジスタと22nmの3肌傅FINFETを孺秤すると、排富排暗１Vで18%光廬に、0.7Vだと37%も光廬になるという。タブラのSpacetimeア〖キテクチャと22nmのFINFETこそ、眶100Gbpsの奶慨を材墻にするデバイスだとBismuth會は咐う。
