NEC、3倍性�Δ�1/5以下の価格など4���|の�Z載��画�鞠Ъ吋廛蹈札奪気魍�発
NECエレクトロニクスおよびNECは、�Z載��画�鞠Ъ雲戝�のプロセッサIMAPCAR2を開発、NECエレクトロニクスが2009�Q�峇�から順次サンプル出荷をしていく予定である。NECエレクトロニクスは�Z載��のマイクロコントローラ(マイコン)の�x場シェアは��3位で、個別半導��でも�Z載��を�eっているが、SoCの売り�屬欧肋�さい。このため、この画�欺萢�専��プロセッサIMAPCAR2でハイエンドからローエンドまでクルマの�W��を担う����を拡�j(lu┛)していく狙いがある。
画�欺萢�専��プロセッサとしてNECエレクトロニクスは2006�QにIMAPCARというブランド�@で売り出したが、高級�Z�|にしか搭載されず、売り�屬桶判j(lu┛)にはとてもつながらなかった。今�vは、ハイエンドからローエンドまで4���|をそろえ、最初の����と同等性�Δ覆�1/5の価格、最高性�Δ�����なら3倍の性�Δ鮹�成しているという。最高性�Δ両豺隋Å�来の先行�v認識やレーン認識という単純な機��、あるいはナイトビジョンだけという単独の機�Δ靴�実行できなかったが、今�vの性�Δ覆薀淵ぅ肇咼献腑鵑鵬辰┷Y識の認識もできるうえに、歩行�vの認識も可�Δ世箸い�。これまでは立��的な����としての認識しかできなかったが、性�Δ�向�屬靴髄T果、人間であるというパターン認識もできるとしている。
今�vのIMAPCAR2は、アーキテクチャも変えた。��1世代のIMAPCARは同じプロセッサエレメントPEを128個並�`処理するSIMD（single instruction multiple data）アーキテクチャだったが、今�vは同じ128プロセッサエレメントながら、�Qプロセッサエレメントの構成も変えた。��来は�QPEにRAMを載せたものを1単位としたが、今�vは�QPEに浮動小数点演�Qユニット（FPU）とプログラムキャッシュとデータキャッシュのメモリーを搭載したものを1プロセッシング単位とした。��来は同じ画�欺萢�を���陲�PE+RAMで行っていたが、今�vは�Q単位のプロセッシングユニットに独立の演�Qを行えるようにした。
これによって、例えばクルマの�i��(sh┫)に乗���Zとその�iに小型トラック、�uのレーンに�j(lu┛)型トラックを検出したとしよう。その検出には、��1世代��は����をスキャンすることで2つ�iの小型トラックを検出し、もう�k度スキャンすることで�iの乗���Zを、3�v�`のスキャンで�uの�j(lu┛)型トラックを検出する。このため検出時間がかかっていた。今�vは、小型トラック、乗���Z、�j(lu┛)型トラックをそれぞれ�kつのプロセッシング単位ずつによって検出する。�Qプロセッシング単位が異なる処理をする点が�i�vのIMAPCARと�j(lu┛)きく違う。
IMAPCAR2には、ハイエンドのIMAPCAR2-300から、ローエンドのIMAPCAR2-50まで、��中に-200、-100という���|も加わる。-300はプロセッサ数128個で、性�Δ�270GOPS（giga operations per second）、-200がプロセッサ数64個で170GOPS、-100はプロセッサ数64個で動作周�S数を66MHzと半��(f┫)して84GOPS、-50がプロセッサ数32個で42GOPSというスペックである。このうち-100が��来のIMAPCARと同等の性�Δ魴eつとしている。
これらの����のうち、ハイエンドの-300をベースに設��し、そのアーキテクチャを下位に�t開した。時間的な�U(ku┛)約から-300には90nmプロセス、ほかの3���|には55nmプロセスを適��する。��1世代の����は130nmプロセスだったため、チップサイズは小さくなったとしている。収めるパッケージは、-300が780ピンFCBGA、-200と-100は357ピンFCBGA、-50は208ピンQFPを予定している。
