NANDフラッシュを16改瓷妄する啡掠怠達羹け件收チップをCypressが倡券
寥み哈みシステムの件收チップであるウェストブリッジと鈣ぶ件收LSI≈Antioch∽を勢Cypress Semiconductor家が候鉗券卿したが、このほど啡掠怠達への寥み哈みシステムを罷急し、驢ビット/セルのNANDフラッシュを16チップサポ〖トし、SD/MMICカ〖ドのサポ〖トやSDインタフェ〖スなどを動步した件收チップ≈Astoria∽を倡券、サンプル叫操した。
寥み哈みシステムでのウェストブリッジと鈣ぶ件收チップは、パソコンシステムでCPUとメモリ〖をつなぐノ〖スブリッジ、さらにそのノ〖スブリッジと件收怠達とをつなぐサウスブリッジを靠擊て、寥み哈みシステムのCPUと件收怠達を馮ぶ攙烯をウェストブリッジと鈣んでいる。パソコン笆嘲にプロセッサとメモリ〖、件收システムからなる寥み哈みシステムでは、驕丸のCPUは件收怠達とつなげるためのインタフェ〖スをすべてサポ〖トしていなかった。
このようなウェストブリッジチップがあれば、CPUと件收とのやり艱りがスム〖ズになる懼、さらに光廬の件收インタフェ〖スが判眷する箕にも灤炳できる。箕にはCPUに砷么をかけることなく件收からメモリ〖へ、あるいは件收から件收へと木儡やり艱りでき、CPUへの砷么を汾くすることができる。ちなみにこのチップを蝗った啡掠寥み哈みシステムで1Gバイトのデ〖タをダウンロ〖ドする箕粗は、そのチップを蝗わない啡掠排廈や、スマ〖トフォンと孺べて1/6×1/32の箕粗で貉むという悸賦を乖っている。
候鉗倡券したウェストブリッジチップAntiochは、USBおよびマスストレ〖ジコントロ〖ラとCPUとをつないだが、フラッシュとの儡魯は2バンクしかサポ〖トしていなかった。
海攙倡券した媽2坤洛のウェストブリッジチップAstoriaは、呵絡16改の驢猛∈4ビットまで∷NANDフラッシュチップや、SDインタフェ〖スなどをサポ〖トしている。驢猛NANDにこだわるのは、ギガバイト碰たりの擦呈が1ビット/セルのNANDフラッシュよりも奧いからである。しかし驢猛NANDフラッシュは1ビット/セルと孺べて今き哈み箕粗が墓いなどの啼瑪があり、疙り檸賴やブロック瓷妄、稍紊ビットの士潔步などが豈しかった。
Astoriaはこのような啼瑪を豺瘋し、N-Xpressと鈣ぶフラッシュコントロ〖ラ攙烯を倡券した。このコントロ〖ラ攙烯には、呵絡4ビットまで疙り檸賴できるReed-Solomon射規によるECC∈疙り浮叫檸賴∷攙烯、稍紊ブロックの瓷妄攙烯、稍紊ビットの士潔步攙烯を柒壟した。さらにダイナミックなインタリ〖ブ攙烯をNANDフラッシュとのインタフェ〖スに肋け、16改のNANDフラッシュを瓷妄できるようにした。インタリ〖ブ攙烯は8ビットバスが2塑あり、それぞれ8改ずつのNANDフラッシュをつなぐことができる。
さらにSD/MMICカ〖ドなどのストレ〖ジデバイスとのインタフェ〖スやSDIOインタフェ〖ス攙烯のエンジンも肋けた。もちろん、驕丸のAntiochと票屯、寥み哈みプロセッサとのインタフェ〖ス攙烯や、パソコンなどとのUSB2.0インタフェ〖スも肋けている。
疙り檸賴攙烯では、4ビット/セルの眷圭でさえ、セル柒だけではなくセル粗のビット疙りに灤しても浮叫檸賴できる。メモリ〖セルには簇犯ない。セルの芹彌は、1ブロック碰たり512バイトからなる。ただし、驢猛セルのNANDフラッシュでは3ビット/セルまでが附悸弄に肋紛できる驢猛だとフラッシュメ〖カ〖は斧ている。
これだけの攙烯を柒壟しておきながら、久銳排蝸は笆漣のAntiochと票じ鎳刨で、スタンバイ箕に50μA、瓢侯箕は眶100mAだという。排富排暗は1.8V×3.3V。パッケ〖ジは6mm∵6mmで、ボ〖ルピッチ0.5mmのBGA。丸鉗漣染には翁緩に掐る。擦呈は漣攙のチップ事みだとしている。
