LSIの俠妄肋紛をしながら浮沮できるツ〖ルをJasperが倡券、肋紛袋粗を1/3に
LSI俠妄肋紛のRTLコ〖ディングしながら、すなわち俠妄肋紛が姜わらないうちに浮沮を幌められるEDAツ〖ルを勢柜の肋紛ベンチャ〖Jasper Design Automationが倡券、このほど卿り叫した。驕丸のLSI肋紛ではすべての俠妄攙烯肋紛が姜わってから浮沮を幌め、俠妄の賴しさが浮沮された稿で、芹彌芹俐の濕妄肋紛を乖い、フォトマスクを侯り、シリコンに酒き燒けるという緘界を僻んできた。この糠しいEDAツ〖ル≈Active Design∽を蝗えばLSIの憚滔にもよるが、ザクっと咐って1/3に肋紛ˇ浮沮袋粗が沒教できるという。
俠妄LSIのシステム肋紛ˇ俠妄肋紛を寥む眷圭、ハ〖ドウエアで俠妄攙烯を寥むのではなく、ソフトウエア咐胳でプログラム緘界を今いていくという、プログラマの慌禍を乖うことがLSI肋紛莢の慌禍になっている。SystemVerilogや、Verilog, VHDLと鈣ばれる咐胳がLSI肋紛咐胳である。この咐胳を蝗って、コンピュ〖タプログラミングのようにIF, THEN, ELSEなどの≈矢鞠∽を今いていく。そのプログラムによって、ANDやORなどの俠妄攙烯が極瓢弄に寥まれていく。呵姜弄に俠妄が寥めたものをRTL∈register transfer level∷と鈣ぶ、これがLSI肋紛攙烯となる。この檬超では、どのようなトランジスタを蝗ってLSIを侯るのかは啼瑪ではない。帽なる俠妄攙烯にすぎない。
このRTL攙烯が賴しければ、フォトマスクに皖とすために芹彌ˇ芹俐の濕妄肋紛へと敗るわけだが、賴しいかどうかを浮沮しなければならない。これがVerification∈浮沮∷といわれる侯度である。この侯度では、まずプログラムが賴しく掐蝸されたかどうかをチェックする。いわばバグ艱りだ。バグが艱れても、そのプログラムが賴しい俠妄攙烯を菇喇しているか、をチェックしなければならない。しかも、肋紛エンジニアと浮沮するエンジニアとは奶撅は侍客である。
浮沮エンジニアはまずRTLの罷哭するものを妄豺しなければならない。さらに惰磊られた攙烯ブロックごとに浮沮を幌めるわけだが、プロトコルやデ〖タ啪流、プログラムの喇惟掘鳳、さらには鏈攣の潑瀾の浮沮や俠妄の賴しさなどをチェックする。掐蝸慨規から柒嬸覺輪、さらには柒嬸覺輪から叫蝸までのすべての慨規の奶り蘋をテストする。そのような慨規沸烯を奶るかはシミュレ〖ションで滇める。浮沮する箕粗は肋紛箕粗の2擒笆懼かかるのが撅だ。バグ艱りに部泣もかかればコストが懼がってしまう。バグはプログラミングしている肋紛莢に把ねられる。
Jasper がこのほど倡券したEDAツ〖ルは、俠妄レベルすなわちビヘイビアをベ〖スにしたRTL豺老と浮沮ができる。肋紛袋粗の玲袋のうちに罷哭する肋紛ビヘイビアを陋え、瘦賂する。墑劑の光いRTLができ肋紛袋粗が沒教しコストが猴負される。しかも、ハイ/ロ〖のオンオフ僑妨を茶燙懼で斧ることができるため、もし司ましくない僑妨覺輪が囪盧されたら、簍郝に餞賴できる。
このために、ビヘイビアˇインデックス∈Behavioral Indexing∷禱窖を倡券した。この禱窖は、Activated Designと鈣ばれるダイナミックなデ〖タベ〖スの面から疥司の肋紛ビヘイビアを藐叫し、インデックスを燒け、さらに瘦賂するという辦息の萎れを借妄する。インデックスはいわばタグのようなもの。肋紛の浩網脫にも慮ってつけだ。
僑妨を囪盧できるということは、僑妨の腳なりや界進を恃えたり瘦賂したりすることもできることに戮ならない。≈碰澈僑妨を茶燙懼でハイライトできるうえ、嫡に僑妨を斧ながらどんなシナリオでも侯り叫すことができる∽と票家の家墓敷CEOであるKathryn Kranen會は揭べる。
票CEOは、泣勢粗の排廈インタビュ〖の面で、≈ActiveDesignはRTLのコ〖ディングは稍窗鏈だという千急から叫券している。この瀾墑の呵絡の謄弄はバグを艱ること。肋紛檬超のはじめの檬超でバグを艱るため、馮蔡弄に肋紛箕粗を沒教できる。LSIの鹼梧によって絡きく般うが、ザクっと咐って1/3に負るだろう。すでに100鳳笆懼の肋紛テ〖プアウトを貉ませたという悸烙を積つ∽と極慨に塔ちている。
