ICチップを基��に�mめ込む�\術が相次いで登場
プリント�v路基��の中に、チップコンデンサやチップ�B�^などを�mめ込んで、実�¬�度を�屬欧詁阿�が昨�Qから��発になってきたが、半導��チップまで�mめ込んでしまおうという動きが出てきた。インターネプコン・ジャパン2008では、WLP（ウェーハレベルパッケージ）に収めたシリコンチップを基��の中に�mめ込む�\術が相次いで登場した。
富士通は、WLPによるチップではないが、8~9mm角で300ピンのチップをプリント基��の中に�mめ込み、その基��の�屬縫侫螢奪廛船奪廚琶未糧焼���チップを載せた。このプリント基��は�k�|のIC基��となり、その�jきさは18mm角、ボールピッチが0.8mm、端子数が288ピンとよくある�jきさに半導��チップを収めている。このICのさらに�屬�PoPで、3番�`のICパッケージを載せた形である（�^真１）。
ルネサステクノロジは、プリント基���j�}の日本シイエムケイと共同で、IC内�鉄韶�を開発、無線LANの�h価ボートに応��してみた。このRFIC�h価基��で2.4GHzでの動作を確認した。ルネサスによると、基��内��ICのメリットは、実�¬�度を�屬欧蕕譴襪箸い��k般的な理�yのほかに、シールドが容易になることからノイズを抑えることができる、としている。
試作した�h価ボードは、６層配線で、チップを�mめ込んだ基������の厚さは0.48mmしかない。ルネサスは�v路設��や実��、シミュレーションなどを担当し、基��作��はシイエムケイが担当した。実��化には、コストの問��があるため、量���桔，粒領�と��加価値をどう高めるかという問��が残っている。
フジクラは、WLPパッケージに収めたICチップをポリイミド�H層基��内に�mめ込み、ビルドアップ�}法によりポリイミド層を4層積層、配線層は6層形成した。260℃のJEDEC Lv.2に相当するハンダ耐�X試�xで、信頼性を確認している。層間の配線には導電ペーストのビアを�W��した。
基��の厚さは����で210μmしかなく、ライン/スペースは40/40μmで、ビアピッチは300μm。この基��で光ピックアップやカメラモジュールも試作している。ICチップの厚さは100μmで、携帯電�Bのアプリケーションプロセッサなどに応��できるとみている。
カシオ���Q機は、WLPパッケージのICを基��に�mめ込むEWLP�\術のエコシステムを形成できるEWLPコンソシアムを中心となって��動してきたが、今�vのインターネプコンで二つの実��化例を紹介している。
�kつは、トッパンNECサーキットソリューションズが採��したワンセグ��チューナモジュール（�^真２）で、OFDM変調LSIチップのWLPを�mめ込んでいる。チップの厚さは0.3mmで、モジュール����の厚さは1.55mmである。6層のビルドアップ法で形成している。
もう�kつは、日本シイエムケイが時����ICにEWLPを採��した例である（�^真３）。これも6層のビルドアップ基��を使い、ICを�mめ込んだ。基��は0.8mmしか厚さはない。
