不況��けを見据えながら、低コストで��長を����に出すFPGA・ASICメーカー
今�vの経済不況で比較的�aの浅かったFPGAメーカーが不況��けを見据え、少ないコスト/リソースで次の新しい�x場開��に�T欲を見せている。FPGAメーカートップのXilinxは、リファレンスデザインプラットフォームに載せたVertex-6のサンプル出荷を始めた。AlteraやActel、新参のSiliconBlue Technologies社などはそれぞれの��異性を�擇�し、ニッチ�x場を形成すると同時に、ASICメーカーの��湾Global Unichipも設���\術を���_に成長路線を�Wく。
Xilinxは、異なる応��分野でも共通の開発基礎となるターゲットデザインプラットフォームを今�Qの2月に発表したが、そのデザインプラットフォームに載せるFPGAである、Spartan-6とVirtex-6のうち、Virtex-6をサンプル出荷し始めたことをこのほど発表した。Spartan-6はすでに2月にサンプル出荷を開始していた。これにより45nm/40nmノードのVirtex-6を設��できるようになる。
XilinxのVincent Ratford��
Virtex-6の最初の����は、Virtex-6 LX240Tという200万ゲート��模のFPGAである。これを作ったのは、「ASICの70%が200万ゲート��模だからだ」と同社シニアバイスプレジデントのVincent Ratford��は言う。ただ、このFPGAが�_要なのは、ターゲットデザインプラットフォームを使えるからである。「ここ数�Q顧客から言われていることは、IPやソフトウエア、ボードなしのテクノロジーなど欲しくはない、ということだ。顧客はシリコンではなくもっと��雑なソリューションを求めている」と同��は�喞瓦垢襦�だからこそ、顧客の絶え間ない要求に応えるために���B型の開発プラットフォームを構築した。
「単に200万ゲートのFPGAでさえ不�科�。価格や消�J電��、��要なIP、設���}法にこれまでの互換性があるかどうか、なども��要だ。Virtex-6とこのプラットフォームがあれば1000�Pの設��のチャンスがある」としている。��に、この経済不況のもとでは少ないR&Dコストでソリューションを作り�屬欧襪海箸��_要になる。ターゲットデザインプラットフォームはこの要求にぴったりのツールとなる、としている。このプラットフォームを使って顧客の欲しい価値を�{加できるという�lだ。このターゲットレファレンスデザインボードは、ビデオ監��、通信、�噞�U御、医����イメージングなどの応��を1��のプラットフォームで設��できる。
他のFPGAメーカーはこの不況の時代をどう�擇��sくか。その先の景気�v復後にどのような�}を�]つか。Globalpress Connections 主��のパネルディスカッションにおいて、AlteraのHardCopy ASIC�靆腑轡縫▲妊�レクタのDave Greenfield��は、消�J電��の低��こそ最�Zのトレンドにあるため、これを売りにしてコストと消�J電��の��長を�擇�すとしている。ローエンドからハイエンドまで揃えているAlteraにとって、FPGAで設��したソフトウエアをASICに落とし、チップを小さくしてコストを下げるという�}法Hardcopyが使える。もちろん、TSMCの40nmプロセスを最初に使った会社だとしてハイエンド����にも�官�できるとしている。
左からSiliconBlueのKapil Shanker��、Global UnichipのKurt Huang��、AlteraのDavid Greenfield��、ActelのRichard Kapusta��
�屬�2�jFPGAメーカーよりも売り�屬欧肋�ないが、ActelはフラッシュベースのFPGAを�{及している。同社マーケティングおよびビジネス開発�靆腓離丱ぅ好廛譽献妊鵐�Rich Kapusta��は、��3世代のフラッシュベースFPGAの低消�J電������は待機時に2μWと小さいとしている。フラッシュベースのFPGAは2008�Q38%も�Pびたという。130nmプロセスでも低消�J電��で低コストのソリューションが売り�颪世伴臘イ垢襦�
これに�瓦靴�2006�Qに設立したばかりの新FPGA会社SiliconBlueは�c�攜�けの低消�J電��に�R��する。同社CEOのKapil Shankar��は、スマートフォンやスマートカード、ネットブックなどの設��を�p�mしていると述べた。今のカメラフォンにはズームやBluetooth、IR�U御�v路などさまざまな機�Δ�搭載されており、これ以�嵜卦��Δ鯏觝椶任�ないが、FPGAだとそれができるとしている。��に携帯電�Bに今後ピコプロジェクタを搭載しようとすると��来のASICでは、設��し直さなければならない。このほど出荷した65nmプロセスのSRAMベースFPGAは20μWという低消�J電��でフル動作できるという。
このパネルディスカッションで唯�k、ASICメーカーのGlobal Unichipマーケティング�靆腓離妊�レクタKurt Huang��は、「セルベースASICを扱っているが、わが社はサプライチェーンのためのインテグレータである。カスタマの要求を�Dり込み、ASIC設��を�}�Xけてきたファブレスだからこそ、カスタマのデマンドを蓄積している。だから低コストにできる」と主張する。もちろん、ASICはFPGAよりもチップ�C積が小さい。ASICベンダーはROI（投�@効率）をみるとファブレスでしか成り立たないビジネスではないかと信じている。
「確かにASICのテープアウト�P数はスローダウンしているが、わが社の�咾澆魯轡好謄爛譽戰襪�ら消�J電��を下げられるという点だ。ESL（electronic system level）アーキテクチャレベルで消�J電��問��を解ける実��があるからこそ、�T在価値がある」と�啜い�。さらに、「IPや設��が複雑になりすぎてきたためカスタマの要求を�rり込んだ設��ができるデバインハウスが少ないこともわが社には�~�W」としている。�@�iは言えないが、ある日本の半導��メーカーからもデザインを�p�Rしていると個別インタビューで�]ち��ける。
