ケースレー、パワー半導��のテストコストを下げる提案
パワー半導��のテストコストを下げる提案をケースレー・インスツルメンツが行った。これは、テクトロニクス・ケースレーイノベーション・フォーラムで��らかにしたもの。並�`のパラメータテストやTDDB試�x、高�a(b┳)バイアス試�x、データ解析での時間�]縮��例を紹介した。
Tektronixは、数�Q�iKeithley Instrumentsを�A収、それぞれの日本法人も同じ場所で��動している。このフォーラムでは、テストコスト、すなわちテスター�O身の導入コストと、運��コスト、メンテナンスコストの内、最も�j(lu┛)きな運��コストを下げるための�O動化�}法について解説した。��に量��ではテスト時間の�]縮が�j(lu┛)きくコストダウンに効く。
図1 デバイスを最�j(lu┛)60個並�`�R定 出�Z：Tektronix/Keithley
量��ラインにおけるパラメータテストでは、�kつのデバイスをテストする場合、プローブを試料に当てて次の動作へ行くまでのインデックス時間、セットアップ/トリガー時間、テスト実行時間、データ処理時間を1サイクルとして、デバイスごとにこのサイクルを繰り返していた。ここでは、ケースレーのS500を��い、60個のSMU（Source Measurement Unit）により60個のデバイスを�k度にテストする(図1)。インデックス時間は��来と同じだが、�QSMUは完��独立しており並�`にテストを実行できるため、テスト時間を�j(lu┛)幅に（ほぼ1/60�Zく）�]縮できる。
またパワーMOSFETやIGBTのようにゲート�┣祝譴��咾気鬟謄好箸垢襪燭�、TDDB（Time Dependent Dielectric Breakdown）試�xをする場合も並�`テストを行うことで、テスト時間を�]縮する。このテストではゲート�┣祝貭c�Cに�T晶�L(f┘ng)陥や不純�颪覆匹�あると破�sされるまでの時間が�]くなる。ただ、完��独立の並�`試�xだと初期コストがかさむため、被試�xデバイスを次々と切り��えていくスイッチを設け低コスト化を図る。ここではSMU1��に�瓦靴�、96デバイスを切り��えられるスイッチを設けた3706Aスイッチングメインフレームを��いる(図2)。�┣祝譴稜墨sは、ストレスを印加する時間を少しずつ変えながら、破�sするかどうかをテストしていく。
図2 スイッチを��いてTDDB試�xを96デバイス同時に�R定 出�Z：Tektronix/Keithley
さらに、高�a(b┳)逆バイアス試�xでも2kV、10Aのパルスによって4デバイスを並�`に�R定するスイッチボックスを提案している(図3)。この試�xでは、SiかGaN/SiCなどのデバイスによって試�x�a(b┳)度は異なるが、150〜300℃の高�a(b┳)で、ドレイン-ソース間にバイアスをかけながら電流オフ�X��でストレスをかけ、オン��性の劣化をモニターする。オン��性を�R定する場合にはストレスを�k時中?zh┬n)�する。バイアスはスペック�?〜3倍の高電圧をかける。並�`に試�xするためのスイッチボックスはカスタム仕様であっても条�Pを�U(ku┛)限することでコストを下げることができるとする。
図3 高電圧・�j(lu┛)電流の試�xをスイッチボックスで4個並�`にテスト 出�Z：Tektronix/Keithley
加えて、データ解析時間の�]縮も図っている。最も�}軽な��(sh┫)法は、データをExcelで表��できるようにするため、CSVフォーマットで出��すること。さらに開発段階では、�H数のデバイス?ji└)�性をまとめた統��データの異常に気が��いた場合には、どのデバイスなのかを確認したい場合や、再���Qしたい場合、処理��(sh┫)法を工夫したい場合などは、演�Q専��のケースレー�~易統��ツールを��いる(図4)。このツールは、�撻如璽燭世韻任呂覆�、ウェーハ�屬離泪奪廛如璽拭▲汽泪蝓璽如璽拭▲劵好肇哀薀燹▲錺ぅ屮詈�布・����分布なども表��する。例えばワイブル分布から�j(lu┛)きく外れたデバイスを除去した�T味のある統��分布を見たい場合は、異常な�霾�を除去できる。こういったツールによって、データ解析時間を�]縮できる。
図4 開発向けのデータ解析ツール 出�Z：Tektronix/Keithley
