図　TSV����の価格構成　単位は��万��。月��2500��を処理すると仮定。
出�Z：アルバック

TSVは楉姪填砲鮖箸辰独焼���チップを3次元実�△垢覿\術であり、性�Ω��屬呂發舛蹐鵝⊂嫡J電��の低��(f┫)など、メリットは�j(lu┛)きい。半�C、コストが高く、�Bのチップを3次元実�△垢訃豺腓縫灰好氾�にワイヤーボンディングにはかなわない。このため、どうしてもTSVを使わなければ実現できない要求性�Δ里△�CMOSイメージセンサーなど実��化は限られている。�\術開発の主眼は、いかに�Wく作るか、の�k点に絞られている。

ところが半導��チップの応��からTSVに�{い風が吹き始めてきた。�kつは、TSVは確実に性�Δ��屬�るためDDR2からDDR3へのDRAMの高�]化への動きである。携帯機�_(d│)でのビデオ応��とそのフルHD化という広帯域化には高�]転送が�L(f┘ng)かせない。もう�kつは外�霤填砲�BGAやCSPなど電極パッドピッチの微細化が進んでいることで、ワイヤーボンディングではできないほど小さな電極パッドピッチにTSVは�官�できる。さらに、パッケージした後の実���C積あるいはパッケージ�C積の小型化への要求も携帯機�_(d│)では進められている。ルネサスは、パッケージサイズを1/3、あるいは1/9に小型にしたICを連日、発表している(参考�@料1,2)。

こういったTSVへの�{い風を�pけ、アルバックは、TSVのターンキーソリューション����を開発した。����開発には、3次元実�△離廛蹈札好離Ε魯Δ魴eつベンチャーのザイキューブと�\術提携した。ザイキューブは、楉姪填砲魴狙�するための楉貰^の形�Xや条�P、�篳匹慮�さや、構�]などプロセスインテグレーションに��要な情報を提供、共同で開発してきた。

今�vの����はウェーハプロセスのトランジスタ工��（FEOL）も�H層配線工��（BEOL）も��て終わったウェーハを薄く削るところから始めるビアラスト工��を狙った����である。後工��メーカーを�x場に含められること、さらに�J�TのLSIプロセスをそのまま使えることなどがその理�y(t┓ng)だ。FEOLが終わってから始めるビアミドル工��だと、LSIプロセスそのものの変��(g┛u)も��要になるため、IDMやファウンドリメーカーしか����(j┫)顧客になりえない。

ビアラストの最初のソリューション����として、楉貰^のアスペクト比は2〜5が可�Δ如�150℃以下の低�a(b┳)プロセスで穴�mめまでの工��を行えるようにした。ビアラスト工��では、シリコンウェーハを100μm��度まで削るために表�C�笋髻��Хe��となるガラスに張り合わせるが、180℃以�屬世肇�ラスがはがれてしまう恐れがある。しかも工��のコストを下げるためスループットを�屬欧觜�夫も加えた。

例えば、�貭召坊蠅鰊Eるのに��要な��来のボッシュプロセスだと、デポジションとエッチングを繰り返すためスキャロップと�}ばれるしわが�篳匹砲任�てしまう。このため�篳匹鬟�バーする�┣祝譴鮓�くせざるを�u(p┴ng)なくなり、�┣祝譽妊櫂献轡腑鵑忙�間がかかってしまう。そこで、今�vは、常にエッチングだけで削っていけるように、60MHzの高周�S放電を�W(w┌ng)��した高密度プラズマを発�擇気察▲好襦璽廛奪箸��]めた。�篳��┣祝譴鯒�くできるためスループットが�屬�ったという。

さらに����コストを下げるため、ウェーハ�i工��のスパッタ����では��要だったチャンバごとのターボ分子ポンプやクライオポンプなどをチャンバ共通のクライオポンプだけにする、電源を3��から2��に��(f┫)らすなど低コスト化を図った。今�vの����では、めっき・ウェット処理とエッチング・スパッタ・CVDを合��した工��の����コストは6億8000万��と、��来のTSVの����コストの10億5000万��よりも4億��も�Wくなった(図)。

今後、アスペクト比が10以�屬�����や、300mmウェーハ�官�機�|など、ターンキーソリューションの����ポートフォリオを拡�j(lu┛)していく��(sh┫)針だ。

参考�@料
1. ��来��と比べてパッケージサイズを88%削��(f┫)したUSB/SDオーディオデコーダ��LSI　3����の発売について（2010/11/24）
2. パッケージを��来の1/3に小型化したモバイルAV機�_(d│)向けシステムLSIの発売について（2010/11/26）